第三章邏輯門電路

3邏輯門電路3.1

MOS邏輯門電路3.2TTL邏輯門電路3.5邏輯描述中的幾個問題3.6邏輯門電路使用中的幾個實際問題教學(xué)基本要求：1、了解半導(dǎo)體器件的開關(guān)特性。2、熟練掌握基本邏輯門（與、或、非、與非、或非、異或門）、三態(tài)門、OD門（OC門）和傳輸門的邏輯功能。3、學(xué)會門電路邏輯功能分析方法。4、掌握邏輯門的主要參數(shù)及在應(yīng)用中的接口問題。RTL（Resistor-TransistorLogic）電阻--晶體管邏輯；DTL（Diode-TransistorLogic）二極管--晶體管邏輯；HTL（High-ThresholdLogic）高閾值邏輯；TTL（Transistor-TransistorLogic）晶體管--晶體管邏輯；ECL（EmitterCoupledLogic）發(fā)射極耦合邏輯；I2L（IntegratedInjectionLogic）集成注入邏輯(IIL)。

數(shù)字集成電路分類雙極型PMOS型;NMOS型;CMOS型(ComplementaryMetalOxideSemiconductor)單極型互補型金屬氧化物半導(dǎo)體ECL:速度極高,但功耗大,不適合大規(guī)模集成電路，用于超高速設(shè)備。砷化鎵:新半導(dǎo)體材料。速度快,功耗低,抗輻射,用在光纖,移動及GPS中。

邏輯門:實現(xiàn)基本邏輯運算和復(fù)合邏輯運算的單元電路。邏輯門電路的分類：二極管門電路三極管門電路TTL門電路MOS門電路PMOS門CMOS門邏輯門電路分立門電路集成門電路NMOS門3.1.1數(shù)字集成電路簡介3.1MOS邏輯門電路CMOS:功耗低,工作電壓范圍寬,抗干擾能力強，廣泛應(yīng)用于超大規(guī)模、甚大規(guī)模集成電路HighSpeedTTLCompatibleVeryHighSpeedLow-Voltage4000系列74HC74HCT74VHC74VHCT速度慢與TTL不兼容抗干擾功耗低74LVC74AUC速度加快與TTL兼容負(fù)載能力強抗干擾功耗低速度兩倍于74HC與TTL兼容負(fù)載能力強抗干擾功耗低低(超低)電壓速度更加快與TTL兼容負(fù)載能力強抗干擾功耗低Ultra-Low-Voltage54系列：軍品74系列

：民品TTL系列TTL:退出主導(dǎo),應(yīng)用于中小規(guī)模集成電路

(1).CMOS集成電路:(2).TTL集成電路:７４H系列７４L系列７４S系列７４AS系列７４ALS系列７４LS系列3.1.2MOS管的開關(guān)特性

CMOS型：互補型MOS場效應(yīng)管結(jié)型場效應(yīng)管JFET絕緣柵效應(yīng)管IGFET（MOS管）增強型耗盡型PMOSNMOSPMOSNMOSTTL集成門屬于雙極型晶體管集成電路，電子與空穴兩種載流子均參與導(dǎo)電。場效應(yīng)管屬于單極型晶體管集成電路，電子或空穴只有一種載流子參與導(dǎo)電。金屬-氧化物-半導(dǎo)體場效應(yīng)管──單極型晶體管，簡稱MOSFET或MOS管。P型半導(dǎo)體NN源極Source柵極Gate漏極Drain金屬鋁SiO2絕緣層半導(dǎo)體1.MOS管的形成：金屬-——--Metal氧化物——Oxide半導(dǎo)體——SemiconductorMOSPNNGSD柵極加正向電壓GSDN溝道增強型MOS源極柵極漏極2.結(jié)構(gòu)和電路符號NPPGSD源極柵極漏極柵極加反向電壓空穴導(dǎo)電溝道GSDP溝道增強型MOS電子導(dǎo)電溝道PNNGSDVDSVGSVGS=0時ID=0對應(yīng)截止區(qū)D-S間相當(dāng)于兩個反接的PN結(jié)沒有導(dǎo)電溝道3.MOS管的工作原理以N溝道增強型MOS為例PNNGSDVDSVGSVGS>0時VGS足夠大時（VGS>VT），電子導(dǎo)電為主----N型導(dǎo)電溝道。感應(yīng)出電子VT稱為閾值電壓以N溝道增強型MOS為例3.MOS管的工作原理VGS>VT較小時，導(dǎo)電溝道相當(dāng)于電阻將D-S連接起來，VGS越大此電阻越小。對應(yīng)線性區(qū)PNNGSDVDSVGSID夾斷后ID呈恒流特性。當(dāng)VDS較大時，靠近D區(qū)的導(dǎo)電溝道變窄。VDS增加，使VGD=VT時，靠近D端的溝道被夾斷----預(yù)夾斷。以N溝道增強型MOS為例3.MOS管的工作原理當(dāng)VDS不太大時，導(dǎo)電溝道在兩個N區(qū)間是均勻的。對應(yīng)恒流區(qū)4.NMOS管的開關(guān)特性

G：柵極或稱控制極D：漏極S：源極B：襯底晶體管的三個區(qū)：截止區(qū)、放大區(qū)、飽和區(qū)MOS管的三個區(qū)：截止區(qū)、恒流區(qū)和線性區(qū)VT：閾值電壓，一般為（2～3V）

轉(zhuǎn)移特性曲線輸出特性曲線符號PNNGSDMOS管用于數(shù)字電路時，一般工作于截止區(qū)和線性區(qū)，用于放大電路時，一般工作于恒流區(qū)。（1）當(dāng)vI＝vGS

<VT時，截止區(qū)iD≈0mA，vO

＝VDD－iDRD≈VDDRDS（off）極大，約為109Ω以上（3）當(dāng)vI≥vm時，線性區(qū)

vO≈0V，iD很大，等效電阻RDS（on）很小，約為幾百歐姆

（2）當(dāng)vI＝vGS＞VT時，恒流區(qū)MOS管相當(dāng)于一個由vGS控制的無觸點開關(guān)。5.PMOS管的開關(guān)特性（1）當(dāng)vI=0V，vSG=-vI=0V<-VT，管子截止，（2）當(dāng)vI=-10V，vSG=-vI=10V>-VT，線性區(qū)

RDS（off）耗盡型MOS管的符號(a)P溝道(b)N溝道6．增強型MOS管和耗盡型MOS管在vGS＝０時就已經(jīng)有導(dǎo)電溝道存在。Ｎ溝道耗盡型MOS管外加電壓小于VGS(off)N時，導(dǎo)電溝道消失，MOS管截止。VGS(off)稱為夾斷電壓。GSDN溝道增強型MOSGSDP溝道增強型MOS3.1.3CMOS反相器NMOS管PMOS管CMOS電路ComplementaryMOS----互補MOSCMOS反相器是由Ｎ溝道增強型MOS管T1和Ｐ溝道增強型MOS管T2組成的互補式電路。通常以PMOS管作負(fù)載管，ＮMOS管作驅(qū)動管。采用單一正電源供電。Vi=0截止VGS2=VDD導(dǎo)通V０=“１”1。工作原理：Vi=１導(dǎo)通截止V０=“０”VGS1=VDDNMOS管的柵源電壓vGS1=0<VT1，所以TN管截止,內(nèi)阻高達109Ω；PMOS管的柵源電壓vSG2=VDD>-VT2，即|vGS2|>|VT2|，TP管導(dǎo)通，導(dǎo)通電阻小于1kΩ。VOH≈VDDNMOS管的柵源電壓vGS1=VDD>VT1，所以TN管導(dǎo)通,導(dǎo)通電阻小于1kΩ；PMOS管的柵源電壓|vGS2|=0<|VT2|

，TP管截止，內(nèi)阻高達109Ω。VOL≈0VAL1(a)原理圖(b)輸出高電平等效電路(c)輸出低電平等效電路(d)輸出高電平接負(fù)載情況TP，TN參數(shù)對稱，輸入高電平和低電平時，總是一個導(dǎo)通，一個截止，即處于互補狀態(tài)，所以把這種電路結(jié)構(gòu)稱為互補對稱結(jié)構(gòu)。

2．電壓、電流傳輸特性輸入低，輸出高輸入高，輸出低過渡區(qū)3。工作速度B.當(dāng)輸入信號vI=VIH=VDD時A.當(dāng)輸入信號VI=VIL=0V時TN截止，TP導(dǎo)通電阻很小，VDD通過RDS2on向CL充電TP截止，TN導(dǎo)通電阻很小，CL通過RDS1on放電。由于TNTP的導(dǎo)通電阻很小，充放電時間極短，且電路具有互補對稱的性質(zhì)，其開通時間與關(guān)閉時間是相等的。

CMOS反相器的平均傳輸延遲時間約為10ns。3.1.4CMOS門電路1.CMOS與非門“有低必高、全高出低”實現(xiàn)與非邏輯功能（d）A=B=1，T1、T2導(dǎo)通，T3、T4截止，Y＝0。（a）A=B=０，T1、T2截止，而T3、T4導(dǎo)通，Y=1；（b）A=1、B=０，T1、T4導(dǎo)通，T2

、T3截止，Y=1；（c）A=0、B=1，T2

、T3導(dǎo)通，T1、T4截止，Y=1；T1、T2是兩個串聯(lián)的NMOS驅(qū)動管（相當(dāng)于兩個串聯(lián)開關(guān)）；T3、T4是兩個并聯(lián)的PMOS負(fù)載管。

注意：驅(qū)動管串聯(lián)，會抬高輸出低電平，所以輸入端數(shù)目不宜過多。2.CMOS或非門“有高必低、全低出高”實現(xiàn)了或非邏輯功能。（c）A、B取不同值時，T1和T2中總有一個管導(dǎo)通，同時T3和T4中總有一個管截止，Y=0。（a）A=B=０，T1和T2截止，T3和T4導(dǎo)通，Y＝1；（b）A=B=1，T1和T2導(dǎo)通，T3和T4截止，Y＝0；互補管柵極輸入、驅(qū)動管漏極輸出，邏輯非。驅(qū)動管串聯(lián)，相應(yīng)的負(fù)載管并聯(lián)，為邏輯與；驅(qū)動管并聯(lián)，相應(yīng)的負(fù)載管串聯(lián)，為邏輯或；注意：負(fù)載管串聯(lián)，會降低輸出高電平，所以輸入端數(shù)目也不宜過多。A、B全為1時，L＝0A、B有0時若X＝1，則L＝0；若X＝0則L＝13.CMOS復(fù)合門CMOS異或門4.輸入保護電路和緩沖電路采用緩沖電路能統(tǒng)一參數(shù)，使不同內(nèi)部邏輯集成邏輯門電路具有相同的輸入和輸出特性。3.1.5CMOS漏極開路門和三態(tài)輸出門低阻通路，電流大功耗過大損壞管子無法實現(xiàn)線與邏輯線與Y1Y2Y000010100111“1”“0”邏輯符號1。CMOS漏極開路門（OpenDrain-OD門）VDDRpOD門工作時必須通過上拉電阻接VDD邏輯符號幾個OD門輸出端相連時，可以共用一個電阻和電源只要電阻的阻值選擇得當(dāng)，能夠?qū)崿F(xiàn)“線與”上拉電阻對OD門動態(tài)性能的影響Rp的值愈小，負(fù)載電容的充電時間常數(shù)亦愈小，因而開關(guān)速度愈快。但功耗大,且可能使輸出電流超過允許的最大值IOL(max）

。Rp的值大，可保證輸出電流不能超過允許的最大值IOL(max）、功耗小。但負(fù)載電容的充電時間常數(shù)亦愈大，開關(guān)速度因而愈慢。(c)可以實現(xiàn)線與功能;(b)與非邏輯不變(a)工作時必須外接電源和電阻;最不利的情況：只有一個OD門導(dǎo)通，110為保證低電平輸出OD門的輸出電流不能超過允許的最大值IOL(max)且VO=VOL(max），RP不能太小。當(dāng)VO=VOL+VDDIILRP&&&&n…&m&…kIIL（total)IOL（max)當(dāng)VO=VOH+VDDRP&&&&n…&m&…111IIH（total)I0H（total)為使得高電平不低于規(guī)定的VIH的最小值，則Rp的選擇不能過大。Rp的最大值Rp(max)：

2.CMOS三態(tài)門(TSL---Tristatelogic)高阻態(tài)是除了高電平和低電平之外的第三種狀態(tài)，相當(dāng)于斷開，又稱禁止態(tài)、懸空態(tài)。高電平有效的同相邏輯門高電平使能低電平使能低電平有效的同相邏輯門3.1.6CMOS傳輸門(雙向模擬開關(guān))

1.CMOS傳輸門電路(TransmissionGate--TG)

電路邏輯符號υI

/υO(shè)υo/υIC等效電路NMOS管TN和PMOS管TP并聯(lián)構(gòu)成的。C.PMOS管的襯底接+5V,NMOS管的襯底接-5VB.TN和

TP的柵極作為控制端,分別由互補信號C和C控制A.TN和

TP的均為結(jié)構(gòu)對稱器件，S極和D極可互換—雙向2、CMOS傳輸門電路的工作原理設(shè)TP:|VTP|=2V，TN:VTN=2V，I的變化范圍為－5V到+5V。

5V+5V5V到+5VGSN<VTN,TN截止GSP=5V(-5V到+5V)=(10到0)V開關(guān)斷開，不能轉(zhuǎn)送信號GSN=-5V(－5V到+5V)=(0到-10)VGSP>0,TP截止1）當(dāng)c=0，c=1時c=0=-5V，c

=1=+5V

C

TP

vO/vI

vI/vO

+5V

–5V

TN

C

+5V5VGSP=5V

(－3V~+5V)=2V~10VGSN=5V(－5V~+3V)=(10~2)Vb、I=3V~5VGSN>VTN,TN導(dǎo)通a、I=5V~3VTN導(dǎo)通，TP導(dǎo)通GSP>|VT|,TP導(dǎo)通C、I=3V~3V2）當(dāng)c=1，c=0時因此，當(dāng)vI在-5V~+5V之間變化時，TN和TP必有一個導(dǎo)通，使vI與vO間呈低阻態(tài)<1kΩ，傳輸門處于導(dǎo)通狀態(tài)。傳輸門組成的數(shù)據(jù)選擇器C=0,TG1導(dǎo)通,TG2斷開,L=X

C=1,TG2導(dǎo)通,TG1斷開,L=Y傳輸門的應(yīng)用具有很低的導(dǎo)通電阻和很高的截止電阻，是理想開關(guān)?？梢詡鬏斈M信號也可傳輸數(shù)字信號，且是雙向傳輸可與CMOS邏輯門一起，構(gòu)成復(fù)雜的邏輯電路。EN=1,Y高阻EN=0,Y=A傳輸門組成的三態(tài)門TG1TG23.1.7NMOS邏輯門電路

NMOS邏輯門電路全部采用NMOS管構(gòu)成，無電阻其優(yōu)點是：易于集成，易于用CAD設(shè)計。T1為工作管，T2為負(fù)載管T2的G極與S極同接電源，T2總工作在恒流區(qū)，處于導(dǎo)通狀態(tài)。VI＝VIH＝VDD時VI＝VIL＝0V時1.NMOS反相器T1導(dǎo)通Vo＝VOLT1截止Vo＝VOH

2.NMOS門電路TL永遠(yuǎn)導(dǎo)通相當(dāng)于電阻，驅(qū)動管T1實現(xiàn)邏輯非：TL永遠(yuǎn)導(dǎo)通相當(dāng)于電阻，驅(qū)動管T1、T2串聯(lián)實現(xiàn)邏輯與非：TL永遠(yuǎn)導(dǎo)通相當(dāng)于電阻，驅(qū)動管T1、T2并聯(lián)實現(xiàn)邏輯或非：用途廣3.1.8邏輯門電路的一般特性及主要參數(shù)1.輸入和輸出的高、低電平

vO

vI

驅(qū)動門G1

負(fù)載門G2

1

1

輸出高電平的下限值

VOH(min)輸入低電平的上限值VIL(max)輸入高電平的下限值VIL(min)輸出低電平的上限值

VOH(max)輸出高電平+VDD

VOH(min)VOL(max)

0

G1門vO范圍

vO

輸出低電平

輸入高電平VIH(min)

VIL(max)

+VDD

0

G2門vI范圍

輸入低電平

vI

VNH

—當(dāng)前級門輸出高電平的最小值時允許負(fù)向噪聲電壓的最大值。負(fù)載門輸入高電平時的噪聲容限：VNL—當(dāng)前級門輸出低電平的最大值時允許正向噪聲電壓的最大值負(fù)載門輸入低電平時的噪聲容限：2.噪聲容限VNH=VOH(min)－VIH(min)

VNL=VIL(max)－VOL(max)在保證輸出電平不變的條件下，輸入電平允許波動的范圍。它表示門電路的抗干擾能力

1

驅(qū)動門

vo

1

負(fù)載門

vI

噪聲

類型參數(shù)74HCVDD=5V74HCTVDD=5V74LVCVDD=3.3V74AUCVDD=1.8VtPLH或tPHL(ns)782.10.93.傳輸延遲時間傳輸延遲時間tPHL,tPLH是表征門電路開關(guān)速度的參數(shù)，它說明門電路在輸入脈沖波形的作用下，其輸出波形相對于輸入波形延遲了多長的時間。CMOS電路傳輸延遲時間

tPHL

輸出

50%

90%

50%

10%

tPLH

tf

tr

輸入

50%

50%

10%

90%

平均傳輸延遲時間tpd=(tPHL+tPLH)/24.功耗靜態(tài)功耗：指的是當(dāng)電路沒有狀態(tài)轉(zhuǎn)換時的功耗，即門電路空載時電源總電流ID與電源電壓VDD的乘積。P0=IDVDD5.延時功耗積是速度功耗綜合性的指標(biāo).延時功耗積，用符號DP表示 DP=tpdPD扇入數(shù)：取決于邏輯門的輸入端的個數(shù)。6.扇入與扇出數(shù)動態(tài)功耗：指的是電路在輸出狀態(tài)轉(zhuǎn)換時的功耗，對于TTL門電路來說，靜態(tài)功耗是主要的。CMOS電路的靜態(tài)功耗非常低，CMOS門電路有動態(tài)功耗扇出數(shù)：是指其在正常工作情況下，所能帶同類門電路的最大數(shù)目。（a)帶拉電流負(fù)載當(dāng)負(fù)載門的個數(shù)增加時，總的拉電流將增加，會引起輸出高電壓的降低。但不得低于輸出高電平的下限值，這就限制了負(fù)載門的個數(shù)。

高電平扇出數(shù):IOH:驅(qū)動門的輸出端為高電平電流IIH:負(fù)載門的輸入電流為。(b)帶灌電流負(fù)載當(dāng)負(fù)載門的個數(shù)增加時，總的灌電流IOL將增加，同時也將引起輸出低電壓VOL的升高。當(dāng)輸出為低電平，并且保證不超過輸出低電平的上限值。IOL：驅(qū)動門的輸出端為低電平電流 IIL：負(fù)載門輸入端電流之和 低電平扇出數(shù):CMOS反相器在輸入信號的高、低電平作用下，總有一個管子處于截止?fàn)顟B(tài)，其工作電流非常小，接近于管子的漏電流，所以靜態(tài)功耗極小。同時，總有一個管子處于飽和導(dǎo)通狀態(tài)，為負(fù)載電容CL提供了低電阻的充放電回路。因此，工作速度高。CMOS反相器的特點(a)靜態(tài)功耗極小:小于10nW(b)工作速度較高:nS數(shù)量級(c)抗干擾性能好:噪聲容限寬，電源電壓的45％(d)負(fù)載能力較強:No50(e)電源適用范圍寬:3～18V參數(shù)系列傳輸延遲時間tpd/ns(CL=15pF)功耗(mW)延時功耗積(pJ)4000B751(1MHz)10574HC101.5(1MHz)1574HCT131(1MHz)13BiCMOS2.90.0003~7.50.00087~22CMOS門電路各系列的性能比較3.2.1晶體二極管的開關(guān)特性截止條件：vD<VON

（開啟電壓0.6~0.7V）B.實際：vD≤0，保證二極管可靠截止

C.VZ：二極管的反向擊穿電壓二極管截止時的等效電路

3.2TTL邏輯門晶體二極管動態(tài)開關(guān)特性

動態(tài)過程（過渡過程）：二極管導(dǎo)通和截止之間轉(zhuǎn)換過程。tre反向恢復(fù)時間：二極管從導(dǎo)通到截止所需時間。二極管的反向恢復(fù)時間限制了二極管的開關(guān)速度。若輸入波形的頻率過高，會使輸出負(fù)電壓的持續(xù)時間小于它的反向恢復(fù)時間，此時二極管將失去其單向?qū)щ娦?。（由于PN結(jié)電容中存有電荷——電荷存儲效應(yīng)）3.2.2雙極型晶體三極管(BJT)的開關(guān)特性

三極管具有飽和、放大和截止三種工作狀態(tài)，在數(shù)字電路中，靜態(tài)主要工作于飽和和截止?fàn)顟B(tài)。NPN型硅三極管輸出特性曲線三極管的截止?fàn)顟B(tài)三極管的飽和狀態(tài)NPN型硅三極管開關(guān)等效電路

三極管作為開關(guān)使用時只需要：飽和狀態(tài)和截止?fàn)顟B(tài)輸入信號為高電壓時，應(yīng)使三極管可靠地飽和；輸入信號為低電壓時，應(yīng)使三極管可靠地截止。三極管開關(guān)的過渡過程（動態(tài)特性）

從截止到導(dǎo)通ton=td+tr

ton開通時間

從導(dǎo)通到截止toff=ts+tftoff關(guān)斷時間td：延遲時間，上升到0.1Icmaxtr：上升時間，0.1Icmax到0.9Icmaxts：存儲時間，下降到0.9Icmaxtf：下降時間，下降到0.1IcmaxBJT飽和與截止兩種狀態(tài)的相互轉(zhuǎn)換需要一定的時間才能完成。ton和toff一般約在幾十納秒（ns=10-9s）范圍。通常都有toff

>ton，而且ts>tf。ts

的大小是影響三極管速度的最主要因素，要提高三極管的開關(guān)速度就要設(shè)法縮短ton與toff

，特別是要縮短ts

。3.2.3基本邏輯門電路

1.二極管與門及或門電路二極管“與”門電路

D1D2導(dǎo)通D1D2導(dǎo)通D1截止D2導(dǎo)通D1導(dǎo)通D2截止二極管“或”門電路

D1D2導(dǎo)通D1D2導(dǎo)通D1截止D2導(dǎo)通D1導(dǎo)通D2截止2.三極管非門

R1DR2AF+12V+3V三極管非門鉗位二極管T導(dǎo)通T截止R1DR2F+12V+3V三極管非門D1D2AB+12V二極管與門DTL與非門3.復(fù)合門(DTL)輸出級：T3、D、T4和Rc4構(gòu)成推拉式的輸出級。用于提高開關(guān)速度和帶負(fù)載能力。中間級T2和電阻Rc2、Re2組成，從T2的集電結(jié)和發(fā)射極同時輸出兩個相位相反的信號，作為T3和T4輸出級的驅(qū)動信號；

Rb1

4kW

Rc2

1.6kW

Rc4

130W

T4

D

T2

T1

+

–

vI

T3

+

–

vO

負(fù)載

Re2

1KW

VCC(5V)

輸入級

中間級輸出級

4.TTL反相器的基本電路1）.電路組成輸入級：T1和電阻Rb1組成。用于提高電路的開關(guān)速度輸入為低電平（0.3V）時“0”1V不足以讓T2、T5導(dǎo)通三個PN結(jié)導(dǎo)通需2.1V2）TTL反相器的工作原理

“0”1VVo=5-VR2-Vbe3-VD33.6V輸出高電平！輸入為低電平（0.3V）時截止導(dǎo)通導(dǎo)通截止飽和低電平T4DT3T2T1輸入高電平輸出輸入為高電平（3.6V）時“1”全導(dǎo)通電位被鉗位在2.1V反偏截止1V截止飽和vo=0.3VVo=0.3V輸出低電平！輸入為高電平（3.6V）時飽和截止T4低電平截止截止飽和倒置工作高電平高電平導(dǎo)通導(dǎo)通截止飽和低電平輸出DT3T2T1輸入全導(dǎo)通電位被鉗位在2.1V反偏截止1V“1”3）采用輸入級以提高工作速度

當(dāng)TTL反相器I由3.6V變0.3V的瞬間

T2、T3管的狀態(tài)變化滯后于T1管，仍處于導(dǎo)通狀態(tài)。T1管e結(jié)正偏、c結(jié)反偏，T1工作在放大狀態(tài)。T1管射極電流（1+1）

iB1很快地從T2的基區(qū)抽走多余的存儲電荷,從而加速了輸出由低電平到高電平的轉(zhuǎn)換。4）采用推拉式輸出級以提高開關(guān)速度和帶負(fù)載能力當(dāng)輸出O=0.2V低電平時，T4截止，T3飽和導(dǎo)通，其飽和電流全部用來驅(qū)動負(fù)載a)帶負(fù)載能力輸出端接負(fù)載電容CL時，

O由低到高電平跳變的瞬間，CL充電，其時間常數(shù)很小使輸出波形上升沿陡直。而當(dāng)O由高變低后，CL很快放電，輸出波形的下降沿也很好。當(dāng)O=3.6V時T3截止，T4組成的電壓跟隨器的輸出電阻很小，輸出高電平穩(wěn)定，帶負(fù)載能力也較強。b)輸出級對提高開關(guān)速度的作用1.TTL與非門電路多發(fā)射極BJT

T1e

e

bc

eeb

cA&

BAL=B3.2.4

TTL邏輯門電路TTL與非門電路的工作原理

任一輸入端為低電平時:TTL與非門各級工作狀態(tài)IT1T2T4T3O輸入全為高電平(3.6V)倒置使用的放大狀態(tài)飽和截止飽和低電平（0.3V）輸入有低電平(0.3V)深飽和截止放大截止高電平（3.6V）當(dāng)全部輸入端為高電平時：輸出低電平輸出高電平A&

BAL=B2.TTL或非門

若A、B中有一個為高電平:若A、B均為低電平:T2A和T2B均將截止，T3截止。T4和D飽和，輸出為高電平。T2A或T2B將飽和，T3飽和，T4截止，輸出為低電平。vOHvOL輸出為低電平的邏輯門輸出級的損壞3.2.5集電極開路門和三態(tài)門電路1.集電極開路門電路OC(OpenCollector)門a）集電極開路與非門電路b）使用時的外電路連接c）邏輯功能L=ABOC門輸出端連接實現(xiàn)線與VCCOC門(--OpenCollector)輸出端外接上拉電阻2.三態(tài)與非門(TSL)

當(dāng)EN=3.6V時-與非門EN數(shù)據(jù)輸入端輸出端LAB10010111011100××

高阻三態(tài)與非門真值表當(dāng)EN=0.2V時-高阻態(tài)邏輯符號高電平使能==高阻狀態(tài)與非邏輯

ZL

ABLEN=0____EN=1ABEN

&

L

EN2.三態(tài)與非門(TSL)

當(dāng)EN=3.6V時EN數(shù)據(jù)輸入端輸出端LAB10010111011100××

高阻三態(tài)與非門真值表當(dāng)EN=0.2V時邏輯符號ABEN

&

L

EN高電平使能==高阻狀態(tài)與非邏輯

ZL

ABLEN=0____EN=1打印機掃描儀顯示器通過控制使能端，可以使各個設(shè)備輸出的數(shù)據(jù)輪流占有總線，分時傳送。三態(tài)門主要用于總線傳輸系統(tǒng)分析以下電路的功能E＝1時，G1工作Y＝/DG2禁止輸出X高阻態(tài)E＝0時，G1禁止輸出高阻G2工作X＝/Y三態(tài)門可以實現(xiàn)數(shù)據(jù)雙向傳輸各種三態(tài)門的邏輯符號三態(tài)門和OC門的性能比較(1)三態(tài)門的開關(guān)速度比OC門快。(2)允許接到總線上的三態(tài)門的個數(shù)，原則上不受限制，但允許接到總線上的OC門的個數(shù)受到上拉電阻RC的取值條件的限制。(3)OC門可以實現(xiàn)“線與”邏輯，而三態(tài)門則不能。若把多個三態(tài)門輸出端并聯(lián)在一起，并使其同時選通，當(dāng)它們的輸出狀態(tài)不同時，不能輸出正確的邏輯電平，而且還會燒壞導(dǎo)通狀態(tài)的輸出管。特點:功耗低、速度快、驅(qū)動力強3.2.6BiCMOS門電路I為高電平:MN、M1和T2導(dǎo)通，MP、M2和T1截止，輸出O為低電平。工作原理:M1的導(dǎo)通,迅速拉走T1的基區(qū)存儲電荷;M2截止,MN的輸出電流全部作為T2管的驅(qū)動電流,M1、

M2加快輸出狀態(tài)的轉(zhuǎn)換I為低電平:MP、M2和T1導(dǎo)通，MN、M1和T2截止，輸出O為高電平。T2基區(qū)的存儲電荷通過M2而消散。

M1、M2加快輸出狀態(tài)的轉(zhuǎn)換電路的開關(guān)速度可得到改善M1截止，MP的輸出電流全部作為T1的驅(qū)動電流。3.2.7改進型TTL門電路——抗飽和TTL門電路晶體三極管的開關(guān)時間限制了TTL門的開關(guān)速度。為了提高TTL門電路的開關(guān)速度，人們在三極管的基極和集電極間跨接肖特基二極管，以縮短三極管的開關(guān)時間。肖特基二極管也稱快速恢復(fù)二極管，它的導(dǎo)通電壓較低，約為0.4～0.5V，因此開關(guān)速度極短，可實現(xiàn)1ns以下的高速度。加接了肖特基二極管的三極管稱為肖特基三極管。由肖特基三極管組成的門電路稱做肖特基TTL門，即STTL門，它的tpd在10ns以內(nèi)。除典型的肖特基型（即STTL型）外，還有低功耗肖特基型（LSTTL）、先進的肖特基型（ASTTL）、先進的低功耗型（ALSTTL）等，它們的技術(shù)參數(shù)各有特點，是在TTL工藝的發(fā)展過程中逐步形成的?；綯TL門和肖特基TTL門電路的性能比較3.5.1正負(fù)邏輯問題正負(fù)邏輯的規(guī)定

01

10正邏輯負(fù)邏輯3.5邏輯描述中的幾個問題正邏輯體制:將高電平用邏輯1表示，低電平用邏輯0表示負(fù)邏輯體制:將高電平用邏輯0表示，低電平用邏輯1表示與非

或非負(fù)邏輯正邏輯與

或非

非3.5.2基本邏輯門電路的等效符號及其應(yīng)用1、基本邏輯門電路的等效符號與非門及其等效符號系統(tǒng)輸入信號中，有的是高電平有效，有的是低電平有效。低電平有效，輸入端加小圓圈；高電平有效，輸入端不加小圓圈?；蚍情T及其等效符號1)驅(qū)動器件的輸出電壓必須處在負(fù)載器件所要求的輸入電壓范圍，包括高、低電壓值（屬于電壓兼容性的問題）。在數(shù)字電路或系統(tǒng)的設(shè)計中，往往將TTL和CMOS兩種器件混合使用，以滿足工作速度或者功耗指標(biāo)的要求。由于每種器件的電壓和電流參數(shù)各不相同，因而在這兩種器件連接時，要滿足驅(qū)動器件和負(fù)載器件以下兩個條件：2)驅(qū)動器件必須對負(fù)載器件提供足夠大的拉電流和灌電流（屬于門電路的扇出數(shù)問題）；3.6.1各種門電路之間的接口問題3.6邏輯門電路使用中的幾個實際問題vOvI驅(qū)動門

負(fù)載門1

1

VOH(min)≥VIH(min)VOL(max)≤VIL(max)1、CMOS門驅(qū)動TTL門VOH（min)=4.9VVOL(max)=0.1VTTL門（74系列）：VIH(min)=2VVIL(max)=0.8VIOH（max)=-0.51mAIIH（max)=20AVOH(min)≥VIH(min)VOL(max)≤VIL(max)帶拉電流負(fù)載輸出、輸入電壓帶灌電流負(fù)載?CMOS門(4000系列）：IOL（max)=0.51mAIIL（max)=-0.4mA，IOH(max)≥IIH(total)CMOS采用+5V電源時，可以直接驅(qū)動TTL：例用一個74HC00與非門電路驅(qū)動一個74系列TTL反相器和六個74LS系列邏輯門電路。試驗算此時的CMOS門電路是否過載？VOH（min)=3.84V，VOL(max)=0.33VIOH（max)=-4mAIOL（max)=4mA74HC00：IIH（max)=004mAIIL（max)=1.6mA74系列：VIH（min)=2V，VIL(max)=0.8V&111…CMOS門74系列74LS系列74LS系列IIL（max)=-0.4mA，IIH（max)=0.02mA，VOH(min)≥VIH(min)VOL(max)≤VIL(max)總的輸入電流IIL(total)=1.6mA+60.4mA=4mA灌電流情況

拉電流情況74HC00:IOH(max)=4mA74系列反相器:IIH(max)=0.04mA74LS門：IIH(max)=0.02mA總的輸入電流IIH(total)=0.04mA+60.02mA=0.16mA

74HC00:IOL(max)=4mA74系列反相器:IIL(max)=1.6mA74LS門：IIL(max)=0.4mA驅(qū)動電路能為負(fù)載電路提供足夠的驅(qū)動電流&111…CMOS門74系列74LS系列CMOS電源電壓較高時，不能直接驅(qū)動TTL，可采用電平轉(zhuǎn)換器。2.TTL門驅(qū)動CMOS門(如74HC）VOH(min)=2.7V

VIH(min)為3.5VTTL（74LS）：CMOS（74HC）：不滿足VOH(min)≥VIH(min)（

IO：TTL輸出級T3截止管的漏電流）&+VDD（3~18V）&TTL—OC門CMOSRp普通TTL可采用電平轉(zhuǎn)換器1.用門電路直接驅(qū)動顯示器件3.6.2門電路帶負(fù)載時的接口電路門電路的輸入為低電平，輸出為高電平時，LED發(fā)光 當(dāng)輸入信號為高電平，輸出為低電平時,LED發(fā)光

解：LED正常發(fā)光需要幾mA的電流，并且導(dǎo)通時的壓降VF為1.6V。根據(jù)附錄A查得，當(dāng)VCC=5V時，VOL=0.1V，IOL(max)=4mA，因此ID取值不能超過4mA。限流電阻的最小值為例3.6.2試用74HC04六個CMOS反相器中的一個作為接口電路，使門電路的輸入為高電平時，LED導(dǎo)通發(fā)光。2.機電性負(fù)載接口用各種數(shù)字電路來控制機電性系統(tǒng)的功能,而機電系統(tǒng)所需的工作電壓和工作電流比較大。要使這些機電系統(tǒng)正常工作，必須擴大驅(qū)動電路的輸出電流以提高帶負(fù)載能力，而且必要時要實現(xiàn)電平轉(zhuǎn)移。如果負(fù)載所需的電流不特別大，可以將兩個反相器并聯(lián)作為驅(qū)動電路，并聯(lián)后總的最大負(fù)載電流略小于單個門最大負(fù)載電流的兩倍。如果負(fù)載所需的電流比較大，則需要在數(shù)字電路的輸出端與負(fù)載之間接入一個功率驅(qū)動器件。大電流負(fù)載通常對輸入電平的要求很寬松，但要求有足夠大的驅(qū)動電流。最常見的大電流負(fù)載有繼電器、脈沖變壓器、顯示器、指示燈、可關(guān)斷可控硅等。普通門電路很難驅(qū)動這類負(fù)載，常用的方法有如下幾種：方法一：在普通門電路和大電流負(fù)載間，接入和普通門電路類型相同的功率門(也叫驅(qū)動門)。有些功率門的驅(qū)動電流可達幾百毫安。方法二：利用OC門或OD門(CMOS漏極開路門)做接口。把OC門或OD門的輸入端與普通門的輸出端相連，把大電流負(fù)載接在上拉電阻的位置上。方法三：用分立的三極管或MOS管做接口電路來實現(xiàn)電流擴展，為充分發(fā)揮前級門的潛力，應(yīng)將拉電流負(fù)載變成灌電流負(fù)載，因為大多數(shù)邏輯門的灌電流能力比拉電流能力強，例如：TTL門74××系列的IOH=0.4mA，IOL=16mA。大電流負(fù)載加驅(qū)動電路舉例：用三極管實現(xiàn)電流擴展:當(dāng)兩個輸入端之一為低電平時，TTL門輸出UOH，VD1截止，直流電源+5V，經(jīng)R1和VD2使三極管導(dǎo)通，負(fù)載進入工作狀態(tài)。當(dāng)兩個輸入端全是高電平時，TTL門輸出UOL，VD1導(dǎo)通，使VD2和三極管均截止，負(fù)載停止工作。3.6.3、抗干擾措施1.多余輸入端的處理措施TTL多余端可懸空當(dāng)高電平(抗干擾不好),CMOS多余端千萬不能懸空2)TTL與非門多余端可通過小電阻接電源,CMOS與非門多余端可直接接電源3)TTL或非門多余端可通過小電阻接地,CMOS或非門多余端可直接接地4)多余端可和其它有用端并聯(lián)在電源端并接大電容10-100μF濾除低頻干擾，在每一個集成芯片的電源與地端之間接一個小電容0.1μF濾除高頻干擾2.去耦合濾波器3、TTL輸出端

除“三態(tài)門、集電極開路門”外，TTL集成電路的輸出端不允許并聯(lián)使用。更不允許與電源或地短路，否則可能造成器件損壞。如果將幾個“集電極開路門”電路的輸出端并聯(lián),實現(xiàn)線與功能時，應(yīng)在輸出端與電源之間接入一個計算好的上拉電阻。4、CMOS輸出端:（1）CMOS電路的輸出端不能直接連到一起。否則導(dǎo)通的P溝道MOS場效應(yīng)管和導(dǎo)通的N溝道MOS場效應(yīng)管形成低阻通路，造成電源短路。（2）在CMOS邏輯系統(tǒng)設(shè)計中，應(yīng)盡量減少電容負(fù)載。電容負(fù)載會降低CMOS集成電路的工作速度和增加功耗。（3）CMOS電路在特定條件下可以并聯(lián)使用。當(dāng)同一芯片上２個以上同樣器件并聯(lián)使用時（例如各種門電路），可增大輸出灌電流和拉電流負(fù)載能力，同樣也提高了電路的速度。但器件的輸出端并聯(lián)，輸入端也必須并