模擬量的輸入輸出

1、模擬量的輸入輸出第1頁，共47頁，2022年，5月20日，6點(diǎn)44分，星期四 模擬量I/O接口的作用：實(shí)際工業(yè)生產(chǎn)環(huán)境連續(xù)變化的模擬量 例如：電壓、電流、壓力、溫度、位移、流量 計(jì)算機(jī)內(nèi)部離散的數(shù)字量二進(jìn)制數(shù)、十進(jìn)制數(shù)工業(yè)生產(chǎn)過程的閉環(huán)控制 概述 模擬量D/A傳感器執(zhí)行元件A/D數(shù)字量數(shù)字量模擬量模擬量輸入(數(shù)據(jù)采集)模擬量輸出(過程控制)計(jì)算機(jī)第2頁，共47頁，2022年，5月20日，6點(diǎn)44分，星期四 10.1 模擬量I/O通道的組成模擬接口電路的任務(wù)模擬電路的任務(wù)0010110110101100工業(yè)生產(chǎn)過程傳感器放大濾波多路轉(zhuǎn)換&采樣保持A/D轉(zhuǎn)換放大驅(qū)動D/A轉(zhuǎn)換輸出接口微型計(jì)算機(jī)執(zhí)行

2、機(jī)構(gòu)輸入接口物理量變換信號處理信號變換I/O接口輸入通道輸出通道第3頁，共47頁，2022年，5月20日，6點(diǎn)44分，星期四模擬量輸入通道傳感器（Transducer）非電量電壓、電流 變送器（Transformer）轉(zhuǎn)換成標(biāo)準(zhǔn)的電信號信號處理（Signal Processing）放大、整形、濾波 多路轉(zhuǎn)換開關(guān)（Multiplexer） 多選一采樣保持電路（Sample Holder，S/H）保證變換時信號恒定不變A/D變換器（A/D Converter）模擬量轉(zhuǎn)換為數(shù)字量 第4頁，共47頁，2022年，5月20日，6點(diǎn)44分，星期四模擬量輸出通道D/A變換器（D/A Converter）數(shù)字

3、量轉(zhuǎn)換為模擬量低通濾波平滑輸出波形放大驅(qū)動提供足夠的驅(qū)動電壓，電流第5頁，共47頁，2022年，5月20日，6點(diǎn)44分，星期四10.2 數(shù)/模（D/A）變換器10.2.1 D/A變換器的基本原理及技術(shù)指標(biāo)D/A變換器的基本工作原理組成：模擬開關(guān)、電阻網(wǎng)絡(luò)、運(yùn)算放大器 兩種電阻網(wǎng)絡(luò)：權(quán)電阻網(wǎng)絡(luò)、R-2R梯形電阻網(wǎng)絡(luò)基本結(jié)構(gòu)如圖：VrefRf 模擬開關(guān)電阻網(wǎng)絡(luò)VO數(shù)字量第6頁，共47頁，2022年，5月20日，6點(diǎn)44分，星期四D/A變換原理 運(yùn)放的放大倍數(shù)足夠大時，輸出電壓Vo與輸入電壓Vin的關(guān)系為：式中：Rf 為反饋電阻 R 為輸入電阻 VinRf VoR 第7頁，共47頁，2022年，5月

4、20日，6點(diǎn)44分，星期四 若輸入端有n個支路, 則輸出電壓VO與輸入電壓Vi的關(guān)系為：VinRf VOR1式中：Ri 為第i支路的輸 入電阻Rn第8頁，共47頁，2022年，5月20日，6點(diǎn)44分，星期四令每個支路的輸入電阻為2iRf , 并令Vin為一基準(zhǔn)電壓Vref，則有如果每個支路由一個開關(guān)Si控制，Si=1表示Si合上，Si=0表示Si斷開，則上式變換為 若Si=1,該項(xiàng)對VO有貢獻(xiàn)若Si=0,該項(xiàng)對VO無貢獻(xiàn)第9頁，共47頁，2022年，5月20日，6點(diǎn)44分，星期四2R4R8R16R32R64R128R256RVrefRf VOS1S2S3S4S5S6S7S8與上式相對應(yīng)的電路如

5、下(圖中n=8)： 圖中的電阻網(wǎng)絡(luò)就稱為權(quán)電阻網(wǎng)絡(luò)第10頁，共47頁，2022年，5月20日，6點(diǎn)44分，星期四如果用8位二進(jìn)制代碼來控制圖中的S1S8(Di=1時Si閉合；Di=0時Si斷開)，那么根據(jù)二進(jìn)制代碼的不同，輸出電壓VO也不同，這就構(gòu)成了8位的D/A轉(zhuǎn)換器?？梢钥闯?，當(dāng)代碼在0FFH之間變化時，VO相應(yīng)地在0-(255/256)Vref之間變化。為控制電阻網(wǎng)絡(luò)各支路電阻值的精度，實(shí)際的D/A轉(zhuǎn)換器采用R-2R梯形電阻網(wǎng)絡(luò)(見下頁)，它只用兩種阻值的電阻(R和2R)。第11頁，共47頁，2022年，5月20日，6點(diǎn)44分，星期四R-2R梯形電阻網(wǎng)絡(luò)第12頁，共47頁，2022年，5

6、月20日，6點(diǎn)44分，星期四D/A轉(zhuǎn)換器的主要技術(shù)指標(biāo)分辨率（Resolution）輸入的二進(jìn)制數(shù)每1個最低有效位(LSB)使輸出變化的程度。一般用輸入數(shù)字量的位數(shù)來表示: 如8位、10位例：一個滿量程為5V的10位DAC，1 LSB的變化將使輸出變化 5/(210-1)=5/1023=0.004888V=4.888mV轉(zhuǎn)換精度（誤差）實(shí)際輸出值與理論值之間的最大偏差。一般用最小量化階來度量，如1/2 LSB 也可用滿量程的百分比來度量，如0.05% FSRLSB: Least Significant BitFSR: Full Scale Range)第13頁，共47頁，2022年，5月20日

7、，6點(diǎn)44分，星期四 轉(zhuǎn)換時間從開始轉(zhuǎn)換到與滿量程值相差1/2 LSB所對應(yīng)的模擬量所需要的時間tV1/2 LSBtCVFULL0第14頁，共47頁，2022年，5月20日，6點(diǎn)44分，星期四10.2.2 典型D/A轉(zhuǎn)換器DAC0832特性：8位電流輸出型D/A轉(zhuǎn)換器T型電阻網(wǎng)絡(luò)差動輸出引線圖見教材p351 第15頁，共47頁，2022年，5月20日，6點(diǎn)44分，星期四DAC0832內(nèi)部結(jié)構(gòu)第16頁，共47頁，2022年，5月20日，6點(diǎn)44分，星期四引腳功能D7D0：輸入數(shù)據(jù)線ILE：輸入鎖存允許CS#：片選信號 用于把數(shù)據(jù)寫入到輸入鎖存器WR1#：寫輸入鎖存器 WR2#：寫DAC寄存器XF

8、ER#：允許輸入鎖存器的數(shù)據(jù)傳送到DAC寄存器 上述二個信號用于啟動轉(zhuǎn)換VREF：參考電壓，-10V+10V，一般為+5V或+10VIOUT1、IOUT2：D/A轉(zhuǎn)換差動電流輸出，接運(yùn)放的輸入Rfb：內(nèi)部反饋電阻引腳，接運(yùn)放輸出AGND、DGND：模擬地和數(shù)字地 第17頁，共47頁，2022年，5月20日，6點(diǎn)44分，星期四工作時序D/A轉(zhuǎn)換可分為兩個階段：CS#=0、WR1#=0、ILE=1，使輸入數(shù)據(jù)鎖存到輸入寄存器；WR2#=0、XFER#=0，數(shù)據(jù)傳送到DAC寄存器，并開始轉(zhuǎn)換。寫輸入寄存器寫DAC寄存器第18頁，共47頁，2022年，5月20日，6點(diǎn)44分，星期四工作方式單緩沖方式使

9、輸入鎖存器或DAC寄存器二者之一處于直通。CPU只需一次寫入即開始轉(zhuǎn)換。控制比較簡單。見教材p352圖。雙緩沖方式（標(biāo)準(zhǔn)方式）轉(zhuǎn)換要有兩個步驟：將數(shù)據(jù)寫入輸入寄存器CS#=0、WR1#=0、ILE=1將輸入寄存器的內(nèi)容寫入DAC寄存器WR2#=0、XFER#=0 優(yōu)點(diǎn)：數(shù)據(jù)接收與D/A轉(zhuǎn)換可異步進(jìn)行； 可實(shí)現(xiàn)多個DAC同步轉(zhuǎn)換輸出分時寫入、同步轉(zhuǎn)換直通方式使內(nèi)部的兩個寄存器都處于直通狀態(tài)。模擬輸出始終跟隨輸入變化。不能直接與數(shù)據(jù)總線連接，需外加并行接口(如74LS373、8255等)。第19頁，共47頁，2022年，5月20日，6點(diǎn)44分，星期四雙緩沖方式同步轉(zhuǎn)換舉例A10-A0譯碼器0832

10、-10832-2port1port2port3第20頁，共47頁，2022年，5月20日，6點(diǎn)44分，星期四雙緩沖方式的程序段示例本例中三個端口地址的用途：port1 選擇0832-1的輸入寄存器 port2 選擇0832-2的輸入寄存器 port3 選擇0832-1和0832-2的DAC寄存器MOV AL，data ; 要轉(zhuǎn)換的數(shù)據(jù)送ALMOV DX，port1 ; 0832-1的輸入寄存器地址送DXOUT DX，AL ; 數(shù)據(jù)送0832-1的輸入寄存器MOV DX，port2 ; 0832-2輸入寄存器地址送DXOUT DX，AL ; 數(shù)據(jù)送0832-2的輸入寄存器MOV DX，port3

11、 ; DAC寄存器端口地址送DXOUT DX，AL ; 數(shù)據(jù)送DAC寄存器，并啟動同步轉(zhuǎn)換HLT第21頁，共47頁，2022年，5月20日，6點(diǎn)44分，星期四D/A轉(zhuǎn)換器的應(yīng)用函數(shù)發(fā)生器只要往D/A轉(zhuǎn)換器寫入按規(guī)律變化的數(shù)據(jù)，即可在輸出端獲得正弦波、三角波、鋸齒波、方波、階梯波、梯形波等函數(shù)波形。直流電機(jī)的轉(zhuǎn)速控制用不同的數(shù)值產(chǎn)生不同的電壓，控制電機(jī)的轉(zhuǎn)速其他需要用電壓/電流來進(jìn)行控制的場合 例子參見p354-p356。第22頁，共47頁，2022年，5月20日，6點(diǎn)44分，星期四10.3 模/數(shù)（A/D）轉(zhuǎn)換器用途將連續(xù)變化的模擬信號轉(zhuǎn)換為數(shù)字信號，以便于計(jì)算機(jī)進(jìn)行處理。常用于數(shù)據(jù)采集系統(tǒng)或

12、數(shù)字化聲音。A/D轉(zhuǎn)換的四個步驟采樣保持量化編碼采樣/保持：由采樣保持電路（S/H）完成量化/編碼：由ADC電路完成（ADC：AD變換器）第23頁，共47頁，2022年，5月20日，6點(diǎn)44分，星期四1) 采樣和保持采樣將一個時間上連續(xù)變化的模擬量轉(zhuǎn)為時間上斷續(xù)變化的（離散的）模擬量?；颍喊岩粋€時間上連續(xù)變化的模擬量轉(zhuǎn)換為一個脈沖串，脈沖的幅度取決于輸入模擬量。保持將采樣得到的模擬量值保持下來，使之等于采樣控制脈沖存在的最后瞬間的采樣值。目的： A/D轉(zhuǎn)換期間保持采樣值恒定不變。對于慢速變化的信號，可省略采樣保持電路第24頁，共47頁，2022年，5月20日，6點(diǎn)44分，星期四采樣保持電路（S

13、/H）由MOS管采樣開關(guān)T、保持電容Ch和運(yùn)放構(gòu)成的跟隨器三部分組成。采樣控制信號S(t)=1時，T導(dǎo)通，Vin向Ch充電，Vc和Vout跟蹤Vin變化，即對Vin采樣。S(t)=0時，T截止，Vout將保持前一瞬間采樣的數(shù)值不變。ChTVoutVin采樣控制S(t)第25頁，共47頁，2022年，5月20日，6點(diǎn)44分，星期四采樣保持電路的波形VinS(t)Vout進(jìn)行A/D轉(zhuǎn)換時所用的輸入電壓，就是對保持下來的采樣電壓（每次采樣結(jié)束時的輸入電壓）進(jìn)行轉(zhuǎn)換。第26頁，共47頁，2022年，5月20日，6點(diǎn)44分，星期四采樣周期的確定采樣通常采用等時間間隔采樣。采樣頻率fs不能低于2fimax

14、（fimax為輸入信號Vin的最高次諧波分量的頻率）；fs的上限受計(jì)算機(jī)的速度、存儲容量、器件速度的限制。實(shí)際中一般取fs為fimax的4-5倍。第27頁，共47頁，2022年，5月20日，6點(diǎn)44分，星期四2) 量化和編碼量化就是用基本的量化電平的個數(shù)來表示采樣到模擬電壓值。即把時間上離散而數(shù)值上連續(xù)的模擬量以一定的準(zhǔn)確度變換為時間上、數(shù)值上都離散的具有標(biāo)準(zhǔn)量化級的等效數(shù)字值。（量化電平的大小取決于A/D變換器的字長）只有當(dāng)電壓值正好等于量化電平的整數(shù)倍時，量化后才是準(zhǔn)確值，否則量化后的結(jié)果都只能是輸入模似量的近似值。這種由于量化而產(chǎn)生的誤差叫做量化誤差。量化誤差是由于量化電平的有限性造成的

15、，所以它是原理性誤差，只能減小，而無法消除。為減小量化誤差，根本的辦法是減小量化電平（即增加字長）。編碼是把已經(jīng)量化的模擬數(shù)值(它一定是量化電平的整數(shù)倍)用二進(jìn)制碼、BCD碼或其它碼來表示。第28頁，共47頁，2022年，5月20日，6點(diǎn)44分，星期四A/D轉(zhuǎn)換器的分類根據(jù)A/D轉(zhuǎn)換原理和特點(diǎn)的不同，可把ADC分成兩大類：直接ADC和間接ADC。直接ADC是將模擬電壓直接轉(zhuǎn)換成數(shù)字量，常用的有：逐次逼近式ADC、計(jì)數(shù)式ADC、并行轉(zhuǎn)換式ADC等。 間接ADC是將模擬電壓先轉(zhuǎn)換成中間量，如脈沖周期T、脈沖頻率f、脈沖寬度等，再將中間量變成數(shù)字量。常見的有：單積分式ADC、雙積分式ADC，V/F轉(zhuǎn)

16、換式ADC等。第29頁，共47頁，2022年，5月20日，6點(diǎn)44分，星期四各種ADC的優(yōu)缺點(diǎn)計(jì)數(shù)式ADC：最簡單，但轉(zhuǎn)換速度最慢。并行轉(zhuǎn)換式ADC：速度最快，但成本最高。逐次逼近式ADC：轉(zhuǎn)換速度和精度都比較高，且比較簡單，價格低，所以在微型機(jī)應(yīng)用系統(tǒng)中最常用。雙積分式ADC：轉(zhuǎn)換精度高，抗干擾能力強(qiáng)，但轉(zhuǎn)換速度慢，一般應(yīng)用在精度高而速度不高的場合，如測量儀表。V/F轉(zhuǎn)換式ADC：在轉(zhuǎn)換線性度、精度、抗干擾能力等方面有獨(dú)特的優(yōu)點(diǎn)，且接口簡單、占用計(jì)算機(jī)資源少，缺點(diǎn)也是轉(zhuǎn)換速度慢。在一些輸出信號動態(tài)范圍較大或傳輸距離較遠(yuǎn)的低速過程的模擬輸入通道中應(yīng)用較為廣泛。第30頁，共47頁，2022年，5

17、月20日，6點(diǎn)44分，星期四10.3.1 工作原理及技術(shù)指標(biāo)逐次逼近型A/D轉(zhuǎn)換器結(jié)構(gòu)：由D/A轉(zhuǎn)換器、比較器和逐次逼近寄存器SAR組成。見P360頁圖。Vi-+逐次逼近寄存器D/A轉(zhuǎn)換器Vc比較器數(shù)字量輸出控制電路模擬量輸入第31頁，共47頁，2022年，5月20日，6點(diǎn)44分，星期四工作原理 類似天平稱重量時的嘗試法，逐步用砝碼的累積重量去逼近被稱物體。 例如：用8個砝碼20g，21g，27g，可以稱出1255g之 間的物體?，F(xiàn)有一物體，用砝碼稱出其重量（假定重量為176g）。1）ADC從高到低逐次給SAR的每一位“置1”（即加上不同權(quán)重的砝碼），SAR相當(dāng)于放法碼的稱盤；2）每次SAR中

18、的數(shù)據(jù)經(jīng)D/A轉(zhuǎn)換為電壓VC ；3）VC與輸入電壓Vi比較，若VCVi，保持當(dāng)前位的1，否則當(dāng)前位置0；4）從高到低逐次比較下去，直到SAR的每一位都嘗試完；5）SAR內(nèi)的數(shù)據(jù)就是與Vi相對應(yīng)的2進(jìn)制數(shù)。第32頁，共47頁，2022年，5月20日，6點(diǎn)44分，星期四主要技術(shù)指標(biāo)精度 量化間隔(分辨率) = Vmax/電平數(shù)(即滿量程值) 例：某8位ADC的滿量程電壓為5V，則其分辨率為 5V/255=19.6mV 量化誤差: 用數(shù)字（離散）量表示連續(xù)量時，由于數(shù)字量字長有限而無法精確地表示連續(xù)量所造成的誤差。(字長越長，精度越高)絕對量化誤差 = 量化間隔/2 = (滿量程電壓/(2n-1)/

19、2相對量化誤差 = 1/2 * 1/量化電平數(shù)目 * 100%例：滿量程電壓=10V，A/D變換器位數(shù)=10位，則 絕對量化誤差 10/211 = 4.88mV 相對量化誤差 1/211 *100% = 0.049%第33頁，共47頁，2022年，5月20日，6點(diǎn)44分，星期四主要技術(shù)指標(biāo)（續(xù)）轉(zhuǎn)換時間轉(zhuǎn)換一次需要的時間。精度越高（字長越長），轉(zhuǎn)換速度越慢。輸入動態(tài)范圍允許轉(zhuǎn)換的電壓的范圍。如05V、-5V+5V、 010V等。第34頁，共47頁，2022年，5月20日，6點(diǎn)44分，星期四典型的A/D轉(zhuǎn)換器簡介ADC08098通道（8路）輸入8位字長 逐位逼近型轉(zhuǎn)換時間100s 內(nèi)置三態(tài)輸出緩

20、沖器（可直接接到數(shù)據(jù)總線上）外部引腳見教材p359第35頁，共47頁，2022年，5月20日，6點(diǎn)44分，星期四引腳功能 D7D0：輸出數(shù)據(jù)線（三態(tài)）IN0IN7：8通道（路）模擬輸入ADDA、ADDB、ADDC：通道地址（通道選擇）ALE：通道地址鎖存START：啟動轉(zhuǎn)換EOC：轉(zhuǎn)換結(jié)束，可用于查詢或作為中斷申請OE：輸出允許（打開輸出三態(tài)門）CLK：時鐘輸入（10KHz1.2MHz）VREF(+)、VREF(-)：基準(zhǔn)參考電壓第36頁，共47頁，2022年，5月20日，6點(diǎn)44分，星期四ADC0809內(nèi)部結(jié)構(gòu)START EOC CLK OED7D0VREF(+) VREF(-)ADDCAD

21、DBADDAALEIN0IN7比較器8路模擬開關(guān)樹狀開關(guān)電阻網(wǎng)絡(luò)三態(tài)輸出鎖存器時序與控制地址鎖存及譯碼D/A8個模擬輸入通道8選1逐位逼近寄存器SAR第37頁，共47頁，2022年，5月20日，6點(diǎn)44分，星期四工作時序 第38頁，共47頁，2022年，5月20日，6點(diǎn)44分，星期四ADC0809的工作過程根據(jù)時序圖，ADC0809的工作過程如下：把通道地址送到ADDAADDC上，選擇一個模擬輸入端； 在通道地址信號有效期間，ALE上的上升沿使該地址鎖存到內(nèi)部地址鎖存器；START引腳上的下降沿啟動A/D變換； 變換開始后，EOC引腳呈現(xiàn)低電平， EOC重新變?yōu)楦唠娖綍r表示轉(zhuǎn)換結(jié)束；OE信號打

22、開輸出鎖存器的三態(tài)門送出結(jié)果 。第39頁，共47頁，2022年，5月20日，6點(diǎn)44分，星期四ADC0809與系統(tǒng)的連接 模擬輸入端INi單路輸入模擬信號可連接到任何一個輸入端；地址線可根據(jù)輸入固定連接；也可以由CPU給一個固定地址。 多路輸入模擬信號按順序分別連接到輸入端；要轉(zhuǎn)換哪一路輸入，就將其編號送到地址線上(動態(tài)選擇)。單路輸入時ADDCADDBADDAIN4ADC0809輸入多路輸入時ADDCADDBADDAIN0IN1IN2IN3IN4ADC0809輸入0輸入1輸入2輸入3輸入4CPU指定通道號+5V第40頁，共47頁，2022年，5月20日，6點(diǎn)44分，星期四地址線ADDA-AD

23、DC多路輸入時，地址線不能固定連接到5V或地線，而是要通過一個接口芯片與數(shù)據(jù)總線連接。接口芯片可以選用：鎖存器74LS273，74LS373等（要占用一個I/O地址）可編程并行接口8255（要占用四個I/O地址）CPU用一條OUT指令把通道地址通過接口芯片送給ADC0809ADDCADDBADDAIN0IN1IN2IN3IN4ADC0809輸入DB74LS273Q2Q1Q0CP來自I/O譯碼D0-D7ADDCADDBADDAIN0IN1IN2IN3IN4ADC0809DB8255PB2PB1PB0CS#來自I/O譯碼D0-D7A1A0A1A0用鎖存器作為ADC0809的接口用8255作為ADC

24、0809的接口第41頁，共47頁，2022年，5月20日，6點(diǎn)44分，星期四 數(shù)據(jù)輸出線D0-D7內(nèi)部已接有三態(tài)門，故可直接連到DB上也可另外通過一個外部三態(tài)門與DB相連上述兩種方法均需占用一個I/O地址D0-D7ADC0809DBOE來自I/O譯碼D0-D7ADC0809DBOE來自I/O譯碼直接與DB相連通過三態(tài)門與DB相連74LS244+5VDIDOE1#E2#第42頁，共47頁，2022年，5月20日，6點(diǎn)44分，星期四地址鎖存信號ALE和啟動轉(zhuǎn)換信號START兩種連接方法：分別連接：用兩個信號分別進(jìn)行控制需占用兩個I/O端口或兩個I/O線(用8255時)；統(tǒng)一連接：用一個脈沖信號的上升沿進(jìn)行地址鎖存，下降沿實(shí)現(xiàn)啟動轉(zhuǎn)換只需占用一個I/O端口或