數(shù)字電路期末總復(fù)習(xí)(考試必過)

1、 第1章數(shù)字邏輯概論一、進(jìn)位計(jì)數(shù)制十進(jìn)制與二進(jìn)制數(shù)的轉(zhuǎn)換二進(jìn)制數(shù)與十進(jìn)制數(shù)的轉(zhuǎn)換二進(jìn)制數(shù)與16進(jìn)制數(shù)的轉(zhuǎn)換二、基本邏輯門電路第2章邏輯代數(shù)表示邏輯函數(shù)的方法，歸納起來(lái)有：真值表，函數(shù)表達(dá)式，卡諾圖，邏輯圖及波形圖等幾種。一、邏輯代數(shù)的基本公式和常用公式常量與變量的關(guān)系A(chǔ)+0=A與A.1AA+l=1與a.0二0A,A=1與A-A=0與普通代數(shù)相運(yùn)算規(guī)律交換律：A+B=B+AA.BB.A結(jié)合律：(A+B)+C=A+(B+C)(A-B)-CA.(B.C)C.分配律：A.(B.C)=a.B+A.cA,B.C(A,B)()A,C)邏輯函數(shù)的特殊規(guī)律同一律：A+A+A摩根定律：齊BA.B，A.BA,Bb.

2、關(guān)于否定的性質(zhì)人=A二、邏輯函數(shù)的基本規(guī)則代入規(guī)則在任何一個(gè)邏輯等式中，如果將等式兩邊同時(shí)出現(xiàn)某一變量A的地方，都用一個(gè)函數(shù)L表示，則等式仍然成立，這個(gè)規(guī)則稱為代入規(guī)則例如：A-BC,A-BC可令L=BC則上式變成A-L,A-L=AL二ABC三、邏輯函數(shù)的：公式化簡(jiǎn)法公式化簡(jiǎn)法就是利用邏輯函數(shù)的基本公式和常用公式化簡(jiǎn)邏輯函數(shù)，通常，我們將邏輯函數(shù)化簡(jiǎn)為最簡(jiǎn)的與或表達(dá)式合并項(xiàng)法：利用A+A,A=1或A.b=A-B=A，將二項(xiàng)合并為一項(xiàng)，合并時(shí)可消去一個(gè)變量例如：L=ABC,ABC二AB(C,C)二AB吸收法利用公式A,A.B=A，消去多余的積項(xiàng)，根據(jù)代入規(guī)則A.B可以是任何一個(gè)復(fù)雜的邏輯式例如化

3、簡(jiǎn)函數(shù)1=AB,AD,BE解：先用摩根定理展開：AB=A,B再用吸收法L=AB,AD,BE=A,B,AD,BE=(AAD)(BBE)=A(1AD)B(1BE)=AB消去法禾U用AAB=AB消去多余的因子例如，化簡(jiǎn)函數(shù)L=AbABABEABC解:L=AbABABEABC=(AbaBe)(aBabc)=A(BBe)A(BBC)=A(BC)(BB)A(BB)(BC)=A(BC)A(BC)=AbAc+aB+ac=Ab+aB+c4)配項(xiàng)法利用公式a，B+A，CBC=A，B+A，C將某一項(xiàng)乘以(AA)，即乘以1，然后將其折成幾項(xiàng)，再與其它項(xiàng)合并。例如：化簡(jiǎn)函數(shù)=ABBCBCAB解：L=aB+BCBeAB=

4、A，B+B，C+(A+A)Be+AB(C+C)=A，BB，CABCABCABCABC=(A，B+ABC)+(B，C+AbC)+(ABC+ABC)=A，B(1+C)+BC(1+A)+AC(B+B)=A-BBCAC應(yīng)用舉例將下列函數(shù)化簡(jiǎn)成最簡(jiǎn)的與或表達(dá)式叩、TL=abBDDCEDAL=ABBCACL=ABACBCABCD解:1)L=aBBDDCEDA=ABD(BA)DCE=ABDBADCE=ABDABDCE=(ABD)(ABAB)DCE=ABDDCE=ABD2)L=aBBCAC=AB(CC)BCAC=aBcaBcBCAC=AC(1B)BC(1A)=ACBC3)L=ABACBCABCD=ABACBC

5、(AA)ABCD=ABACABCABCABCD=(ABABCABCD)(ACABC)=AB(1CCD)AC(1B)=ABAC四、邏輯函數(shù)的化簡(jiǎn)卡諾圖化簡(jiǎn)法：卡諾圖是由真值表轉(zhuǎn)換而來(lái)的，在變量卡諾圖中，變量的取值順序是按循環(huán)碼進(jìn)行排列的，在與或表達(dá)式的基礎(chǔ)上，畫卡諾圖的步驟是：畫出給定邏輯函數(shù)的卡諾圖，若給定函數(shù)有n個(gè)變量，表示卡諾圖矩形小方塊有2n個(gè)。在圖中標(biāo)出給定邏輯函數(shù)所包含的全部最小項(xiàng)，并在最小項(xiàng)內(nèi)填1，剩余小方塊填0.用卡諾圖化簡(jiǎn)邏輯函數(shù)的基本步驟：畫出給定邏輯函數(shù)的卡諾圖合并邏輯函數(shù)的最小項(xiàng)選擇乘積項(xiàng)，寫出最簡(jiǎn)與或表達(dá)式選擇乘積項(xiàng)的原則：它們?cè)诳ㄖZ圖的位置必須包括函數(shù)的所有最小項(xiàng)選擇

6、的乘積項(xiàng)總數(shù)應(yīng)該最少每個(gè)乘積項(xiàng)所包含的因子也應(yīng)該是最少的101011110例1.用卡諾圖化簡(jiǎn)函數(shù)L=AbcABCABCABC解：1.畫出給定的卡諾圖2.選擇乘積項(xiàng)：L=ACBCABC例2.用卡諾圖化簡(jiǎn)1=F(ABCD)二BCDBCACDABC解：1.畫出給定4變量函數(shù)的卡諾圖選擇乘積項(xiàng)設(shè)到最簡(jiǎn)與一或表達(dá)式1=BCABDABC11111111AB，0001111000011110例3.用卡諾圖化簡(jiǎn)邏輯函數(shù)解：畫出4變量卡諾圖選擇乘積項(xiàng)，設(shè)到最簡(jiǎn)與或表達(dá)式AB0001111000011110m0m.1m31m2m41m513Jm71m6m12m弭m5m；11ml141myzL=工m(l,3,4,5

7、,7,10,12,14) # # # #=ADBCDACD第3章邏輯門電路門電路是構(gòu)成各種復(fù)雜集成電路的基礎(chǔ)，本章著重理解TTL和CMOS兩類集成電路的外部特性：輸出與輸入的邏輯關(guān)系，電壓傳輸特性。1.TTL與CMOS的電壓傳輸特性開門電平V保證輸出為額定低電平ON時(shí)所允許的最小輸入高電平值A(chǔ)Vnl-Illi10.5111.5I22.5030.8VILVOFFi=E-Vi3VihVNH # # 典型值V=0.3VIL典型值V=3.0VIH典型值V=3.5VOH典型值V=0.3VOL在標(biāo)準(zhǔn)輸入邏輯時(shí)，V=1.8VON關(guān)門V保證輸出額定高電平90%的情況下，允許的最大輸入OFF低電平值，在標(biāo)準(zhǔn)輸入

8、邏輯時(shí)，V=0.8VOFF為邏輯0的輸入電壓IL為邏輯1的輸入電壓IH為邏輯1的輸出電壓OH為邏輯0的輸出電壓OL對(duì)于TTL:這些臨界值為V2.4V，V0.4VOHminOLmaxV=2.0V,V0.8VIHminILmax低電平噪聲容限：VV-VNLOFFIL高電平噪聲容限：VV-VNHIHON例：74LS00的V2.5VV0.4VOH（min）OL（出最?。㏕OC o 1-5 h zV2.0VV0.7VIH（min）IL（max）它的高電平噪聲容限VV-V=3-1.8=1.2VNHIHON它的低電平噪聲容限VV-V=0.80.3=0.5VNLOFFIL2.TTL與COMS關(guān)于邏輯0和邏輯1

9、的接法74HC00為CMOS與非門采用+5V電源供電，輸入端在下面四種接法下都屬于邏輯0輸入端接地輸入端低于1.5V的電源輸入端接同類與非門的輸出電壓低于0.1V輸入端接10k,電阻到地74LS00為TTL與非門，采用+5V電源供電，采用下列4種接法都屬于邏輯1輸入端懸空輸入端接高于2V電壓輸入端接同類與非門的輸出高電平3.6V輸入端接10k,電阻到地第4章組合邏輯電路一、組合邏輯電路的設(shè)計(jì)方法根據(jù)實(shí)際需要，設(shè)計(jì)組合邏輯電路基本步驟如下：邏輯抽象分析設(shè)計(jì)要求，確定輸入、輸出信號(hào)及其因果關(guān)系設(shè)定變量，即用英文字母表示輸入、輸出信號(hào)狀態(tài)賦值，即用0和1表示信號(hào)的相關(guān)狀態(tài)列真值表，根據(jù)因果關(guān)系，將變

10、量的各種取值和相應(yīng)的函數(shù)值用一張表格一一列舉，變量的取值順序按二進(jìn)制數(shù)遞增排列?；?jiǎn)輸入變量少時(shí)，用卡諾圖輸入變量多時(shí)，用公式法寫出邏輯表達(dá)式，畫出邏輯圖變換最簡(jiǎn)與或表達(dá)式，得到所需的最簡(jiǎn)式根據(jù)最簡(jiǎn)式，畫出邏輯圖例，設(shè)計(jì)一個(gè)8421BCD檢碼電路，要求當(dāng)輸入量ABCD7時(shí),電路輸出為高電平，試用最少的與非門實(shí)現(xiàn)該電路。解：1.邏輯抽象分由題意，輸入信號(hào)是四位8421BCD碼為十進(jìn)制，輸出為高、低電平；設(shè)輸入變量為DCBA，輸出變量為L(zhǎng)；狀態(tài)賦值及列真值表由題意，輸入變量的狀態(tài)賦值及真值表如下表所示。 i ABCDL0000100011001010011001000010100110001110

11、10001100111010X10111100X1101X1110X1111XABCDOO01111000011111010000XXXX11XX2.化簡(jiǎn)由于變量個(gè)數(shù)較少，幫用卡諾圖化簡(jiǎn)寫出表達(dá)式經(jīng)化簡(jiǎn)，得到L=ABDABC畫出邏輯圖二、用組合邏輯集成電路構(gòu)成函數(shù)74LS151的邏輯圖如右圖圖中，E為輸入使能端，低電平有效sss210為地址輸入端，DD為數(shù)據(jù)選擇輸入端，Y、Y互非的輸出端，其07菜單如下表。y=dSSSdTSsDSsS.DSSS0210121022107210Y=，7,mDiiii=0其中m為SSS的最小項(xiàng)i210D為數(shù)據(jù)輸入i當(dāng)D=1時(shí)，與其對(duì)應(yīng)的最小項(xiàng)在表達(dá)式中出現(xiàn)i當(dāng)D=

12、0時(shí)，與其對(duì)應(yīng)的最小項(xiàng)則不會(huì)出現(xiàn)利用這一性質(zhì)，將函數(shù)變量接入地址選擇端，就可實(shí)現(xiàn)組合邏輯函數(shù)。利用入選一數(shù)據(jù)選擇器74LS151產(chǎn)生邏輯函數(shù)L=ABCABCAB解：1)將已知函數(shù)變換成最小項(xiàng)表達(dá)式TL=ABCABCAB=ABCABCAB(CC)=ABCABCABCABC將L=ABCABCABCABC轉(zhuǎn)換成74LS151對(duì)應(yīng)的輸出形式Y(jié)=，,mDiiii=0在表達(dá)式的第1項(xiàng)ABC中A為反變量，B.C為原變量，故ABC=011nm3在表達(dá)式的第2項(xiàng)ABC,中A、C為反變量，為B原變量，故ABC=101nm5同理ABC=111nmABC=110nm67這樣L=mDmDmDmD33556677將74L

13、S151中md、d、d、d取13567即D=D=D=D=13567D、D、D、D取0，即卩D=D=D=D=001240124由此畫出實(shí)現(xiàn)函數(shù)L=ABCABCABCABC的邏輯圖如下圖示。第5章鎖存器和觸發(fā)器一、觸發(fā)器分類：基本R-S觸發(fā)器、同步RS觸發(fā)器、同步D觸發(fā)器、主從R-S觸發(fā)器、主從JK觸發(fā)器、邊沿觸發(fā)器上升沿觸發(fā)器（D觸發(fā)器、JK觸發(fā)器）、下降沿觸發(fā)器（D觸發(fā)器、JK觸發(fā)器）二、觸發(fā)器邏輯功能的表示方法觸發(fā)器邏輯功能的表示方法，常用的有特性表、卡諾圖、特性方程、狀態(tài)圖及時(shí)序圖。對(duì)于第5章表示邏輯功能常用方法有特性表，特性方程及時(shí)序圖對(duì)于第6章上述5種方法其本用到。三、各種觸發(fā)器的邏輯

14、符號(hào)、功能及特性方程特性方程：Qn+1S+RQnR，S0（約束條件）1.基本R-S觸發(fā)器邏輯符號(hào)邏輯功能若R1,S0，貝UQn+1=0若R0,S0，貝UQn+11若R1,S0，貝UQn+1Qn若R1,S1，則QQ=1（不允許出現(xiàn)） # #i # # #i #2.同步RS觸發(fā)器SCPCLR i #Qn+1S+RQn（CP=1期間有效）R，S0（約束條件）若R1,S0，貝UQn+10若R0,S0，貝UQn+11若R1,S0，貝UQn+1Qn若R1,S1，貝UqQ=1處于不穩(wěn)定狀態(tài)同步D觸發(fā)器特性方程Qn+1D（CP=1期間有效）主從R-S觸發(fā)器特性方程Qn+1S+RQn（作用后）R，S0約束條件D

15、CPsSETIq3-3H,1RQ1SQRQ若R1,S0,CP作用后,Qn+10若R0,S1,CP作用后,Qn+11若R0,S0,CP作用后,Qn+1Qn邏輯功能 # #i # # #i #若R1,S1,CP作用后,處于不穩(wěn)定狀態(tài)Note:CP作用后指CP由0變?yōu)?,再由1變?yōu)?時(shí)5.主從JK觸發(fā)器特性方程為：Qn+1jQ+KQn（CP作用后）邏輯功能JCPK若j1,K0,CP作用后,Qn+11若j0,K1,CP作用后,Qn+10若j1,K0,CP作用后,Qn+1Qn（保持）若j1,K1,CP作用后,Qn+1Q（翻轉(zhuǎn)） # #i # # #i #7.邊沿觸發(fā)器邊沿觸發(fā)器指觸發(fā)器狀態(tài)發(fā)生翻轉(zhuǎn)在CP

16、產(chǎn)生跳變時(shí)刻發(fā)生,邊沿觸發(fā)器分為：上升沿觸發(fā)和下降沿觸發(fā)DCP1）邊沿D觸發(fā)器 i #上升沿D觸發(fā)器其特性方程Qn+1D（CP上升沿到來(lái)時(shí)有效）DCPJK下降沿D觸發(fā)器其特性方程Qn+1D（CP下降沿到來(lái)時(shí)有效）2）邊沿JK觸發(fā)器上升沿JK觸發(fā)器其特性方程Qn+1jQ+KQn（CP上升沿到來(lái)時(shí)有效）下降沿JK觸發(fā)器cP：QQTCP其特性方程Qn+1JQn+KQn（CP下降沿到來(lái)時(shí)有效）3）T觸發(fā)器上升沿T觸發(fā)器其特性方程Qn+1TQn（CP上升沿到來(lái)時(shí)有效）下降沿T觸發(fā)器其特性方程:Qn+1TQn（CP下降沿到來(lái)時(shí)有效）CPILq例：設(shè)圖A所示電路中，已知A端的波形如圖B所示，試畫出Q及B端波

17、形，設(shè)觸發(fā)器初始狀態(tài)為0.由于所用觸發(fā)器為下降沿觸發(fā)的D觸發(fā)器，其特性方程為Qn+1d=Q（CP下降沿到來(lái)時(shí)）B=CP=aQnt時(shí)刻之前Qn1,Q=0,A=01CP=B=00=0t時(shí)刻到來(lái)時(shí)Qn0,A=11CP=B=10=1Qn0不變t時(shí)刻到來(lái)時(shí)A=0,Qn0,故B=CP=0,當(dāng)CP由1變?yōu)?2時(shí)，Qn+1Qn=0=1當(dāng)Qn+11,而A=0,CP=1t時(shí)刻到來(lái)時(shí)，A=1，Qn1,CP=AQn=03當(dāng)CP=0時(shí)，Qn+1Q=0當(dāng)Qn+10時(shí)，由于A=1,故CP=AQn=1若電路如圖C所示，設(shè)觸發(fā)器初始狀態(tài)為0,C的波形如圖D所示,試畫出Q及B端的波形當(dāng)特性方程Qn+1d=Q（CP下降沿有效）t時(shí)

18、刻之前，A=0,Q=0,CP=B=aQn11t時(shí)刻到來(lái)時(shí)A=1,Qn0故CP=B=AQn1001當(dāng)CP由1變?yōu)?時(shí)，Qn+1Qn=1當(dāng)Qn=1時(shí)，由于A=1,故CP=11Qn不變,t時(shí)刻到來(lái)時(shí)，A=0,Qn=1,故CP=B=A102此時(shí)，CP由1變?yōu)?時(shí)，Qn+1Qn=0當(dāng)Qn=0時(shí)，由于A=0故CP=00=1t時(shí)刻到來(lái)時(shí)，由于A=1，而Qn=0,故CP=AQn03當(dāng)CP由1變?yōu)?時(shí)，Qn+1Q7=1 #i #當(dāng)Q=1時(shí)，由于A=1,故CP=B=1011 # #i # # #i #例：試寫出如圖示電路的特性方程，并畫出如圖示給定信號(hào)CP、A.B作用下Q端的波形，設(shè)觸發(fā)器的初始狀態(tài)為0.BCPA

19、 # #i # i #解：由題意該觸發(fā)器為下降沿觸發(fā)器JK觸發(fā)器其特性方程Qn,1=JQn+KQn（CP下降沿到來(lái)時(shí)有效）其中J二A-BK=A+B由JK觸發(fā)器功能：J=1,K=0CP作用后Qn+11J=0,K=0CP作用后Qn+10J=0,K=0CP作用后Qn+1QnJ=1,K=1CP作用后Qn+1Q第6章時(shí)序邏輯電路分類一、時(shí)序邏輯電路分類時(shí)序邏輯電路分為同步時(shí)序邏輯電路和異步時(shí)序邏輯電路，時(shí)序邏輯電路通常由組合邏輯電路和存貯電路兩部分組成。二、同步時(shí)序電路分析分析步驟：確定電路的組成部分確定存貯電路的即刻輸入和時(shí)序電路的即刻輸出邏輯式確定電路的次態(tài)方程列出電路的特性表和驅(qū)動(dòng)表由特性表和驅(qū)動(dòng)

20、表畫出狀態(tài)轉(zhuǎn)換圖電路特性描述。例：分析如下圖示同步時(shí)序電路的邏輯功能該電路由2個(gè)上升沿觸發(fā)的T觸發(fā)器和兩個(gè)與門電路組成的時(shí)序電路確定存貯電路的即刻輸入和時(shí)序電路的即刻輸出存貯電路的即刻輸入：對(duì)于FF:TA0o對(duì)于FF:TAQn1o0時(shí)序電路的即刻輸出：IAQnQn10確定電路的狀態(tài)方程對(duì)于FF：Qn+1000對(duì)于FF?Q1n,1二(AQ)Q1n列出狀態(tài)表和真值表由于電路有2個(gè)觸發(fā)器，故可能出現(xiàn)狀態(tài)分別為00、01、10、11設(shè)S二QnQn二00TOC o 1-5 h z000S=QnQn=0100S=QnQn=1010S二QnQn二1110nQinQ0n+1n+1盧zQ1Q/znnQ1Q0n+

21、1n+1/zQ1Q0/zA=0A=1A=0A=10000/000S。s(/0s/0010=010S1s/os/0101”01/0S2s/0s/0111001S3S/0S01電路狀態(tài)圖為AZMO10Sri1000S3TOQ1Q0LO電路的特性描述由狀態(tài)圖，該電路是一個(gè)可控模4加法計(jì)數(shù)器，當(dāng)A=1時(shí)，在CP上升沿到來(lái)后電路狀態(tài)值加1，一旦計(jì)數(shù)到11狀態(tài)，Y=1，電路狀態(tài)在下一個(gè)CP上升沿加到00，輸出信號(hào)Y下降沿可用于觸發(fā)器進(jìn)位操作，當(dāng)A=0時(shí)停止計(jì)數(shù)。 #i #例：試分析下圖示電路的邏輯功能FF0FF1FF2 # #i # # #i #解：確定電路的組成部分該電路由3個(gè)上升沿觸發(fā)的D觸發(fā)器組成確

22、定電路的太方程TOC o 1-5 h z對(duì)于FF:Qn+1DQ（CP上升沿到來(lái)有效）0002對(duì)于FF:Qn+1DQn（CP上升沿到來(lái)有效）1110對(duì)于FF:Qn+1DQn（CP上升沿到來(lái)有效）2221列出狀態(tài)轉(zhuǎn)換真值表QnQnQnQ+1Qn+1Q+1匕20yi0020y丨01001011010101011111100000101010110100111110QnQnQnQn+1Qn+1Qn+12yi0*=*2*=*1*=*0.s.s3S2S5ss7s4丿97XS5丁s0s-、2s/s4s6 # #i # # i #由狀態(tài)表轉(zhuǎn)換真值表畫出如下圖示狀態(tài)圖S、S、S、S、S、S這6個(gè)狀態(tài)，形成了主循

23、環(huán)電路，S、S為01376425無(wú)效循環(huán)有效循環(huán)無(wú)效循環(huán)邏輯功能分析由狀態(tài)圖可以看出，此電路正常工作時(shí)，每經(jīng)過6個(gè)時(shí)鐘脈沖作用后，電路的狀態(tài)循環(huán)一次，因此該電路為六進(jìn)制計(jì)數(shù)器，電路中有2個(gè)無(wú)效狀態(tài)，構(gòu)成無(wú)效循環(huán)，它們不能自動(dòng)回到主循環(huán)，故電路沒有自啟動(dòng)能力。三、同步時(shí)序電路設(shè)計(jì)同步時(shí)序設(shè)計(jì)一般按如下步驟進(jìn)行：1）根據(jù)設(shè)計(jì)要求畫出狀態(tài)邏輯圖；2）狀態(tài)化簡(jiǎn)；3）狀態(tài)分配；4）選定觸發(fā)器的類型，求輸出方程、狀態(tài)方程和驅(qū)動(dòng)方程；5）根據(jù)方程式畫出邏輯圖；6）檢查電路能否自啟動(dòng)，如不能自啟動(dòng)，則應(yīng)采取措施加以解決。例：用JK觸發(fā)器設(shè)計(jì)一同步時(shí)序電路，其狀態(tài)如下表所示，分析如圖示同步時(shí)序電路。q2Q；Qn

24、+1Qn+1Y*2A=0A=10001/011/00110/000/01011/001/01100/110/110 10 #i #解：由題意，狀態(tài)圖已知，狀態(tài)表已知。故進(jìn)行狀態(tài)分配及求狀態(tài)方程，輸出方程。由于有效循環(huán)數(shù)N=4,設(shè)觸發(fā)器個(gè)數(shù)為K,則2k上4得到K=2.故選用2個(gè)JK觸發(fā)器，將狀態(tài)表列為真值表，求狀態(tài)方程及輸出方程。Aq1q0Q2+1Qn+1Y0-*(10*00-*(20-*(110001100010110011001100110101000110010111101Y的卡偌圖：001000Y=QjQ0AQ1Q0O01111001Qn1的卡偌圖10011001Q+1二Q0AQ1Q0O

25、01111001Qni的卡偌圖:101011010f1Q0001111001Qn1=AQnQn+AQnQn+AQnQn+AQnQn110101010=(AQnAQn)Qn(AQnAQn)Qn001001n)Qn(AQn)Qn0101丿將Qn1QnQn1-（AQn）Q（AQn）Qn分別寫成JK觸發(fā)器的標(biāo)準(zhǔn)形式:1010112 #12 i #Qn+1J1Qn+KQn12 #12 #i #對(duì)于FF:Qn+11，Q+1，Qn0000得到J=1,K=100對(duì)于方程Q（AQn）Qn+（AQn）Qn10101得到J=AQn10K=AQn10畫出邏輯圖，選用上升沿觸發(fā)的JK觸發(fā)器12 #12 #i #12 1

26、2 #i #第八章脈沖波形的變換與產(chǎn)生555定時(shí)器及其應(yīng)用1.電路結(jié)構(gòu)及工作原理555定時(shí)器內(nèi)部由分壓器、電壓比較器、RS鎖存器（觸發(fā)器）和集電極開路的三極管T等三部分組成,其內(nèi)部結(jié)構(gòu)及示意圖如圖22a）、22b）所示。GND-1-觸發(fā)2輸出亍復(fù)位555圖22b）引腳圖Vcc放電閥值控制電壓在圖22b）中，555定時(shí)器是8引腳芯卡，放電三極管為外接電路提供放電通路，在使用定時(shí)器時(shí)，該三極管集電極（第7腳）一般要接上拉電阻，3C為反相比較器，C為同相圖26圖26 比較器，比較器的基準(zhǔn)電壓由電源電壓V及內(nèi)部電阻分壓CC比決定，在控制V（第5腳）CO21懸空時(shí)，V=V、V=V;R13CCR23CC如

27、果第5腳外接控制電壓，則vv、V1v，R端（第4腳）是復(fù)位端，只要R端加上低電平，R1COR22COdd輸出端（第3腳）立即被置成低電平，不受其它輸入狀態(tài)的影響，因此正常工作時(shí)必須使R端接高電平。d由圖22a）,G和G組成的RS觸發(fā)器具有復(fù)位控制功能，可控制三極管T12的導(dǎo)通和截止。由圖22a）可知，2當(dāng)VV（即V-V）時(shí)，比較器C輸出V0R1i13CC1R當(dāng)VV（即V1V）時(shí)，比較器C輸出V1Ri23CC2S2RS觸發(fā)器Q=0G輸出為高電平，三極管T導(dǎo)通，輸出為低電平（V0）3o21當(dāng)VV（即VvV）,VVi1R1當(dāng)VvVi2R2(即VVi13CC(即VTVcc0導(dǎo)通1TVcc.”利cc1截

28、止1VccTVe-e-不變不變4表2555定時(shí)器功能表比較器C輸出V0S2.應(yīng)用1）用555構(gòu)成單穩(wěn)態(tài)觸發(fā)器其連接圖如圖23所示。若將其第2腳（V）作為觸發(fā)器信號(hào)的輸入端，第8腳外接電阻R是第7i2腳;第7腳與第1腳之間再接一個(gè)電容C，則構(gòu)成了單穩(wěn)態(tài)觸發(fā)器。其工作原理如下：電源接通瞬間，電路有一個(gè)穩(wěn)定的過程，即電源通過R向C充電，當(dāng)V上CV為低電平，放電三極管和T導(dǎo)通，電容C放電，電路進(jìn)入穩(wěn)定O圖23用555定時(shí)器接成的單穩(wěn)態(tài)觸發(fā)器tt2升到2V時(shí),3CCttw圖24工作波形若觸發(fā)輸入端施加觸發(fā)信號(hào)（V-V），觸發(fā)器翻轉(zhuǎn)，電路進(jìn)入暫穩(wěn)態(tài)，i3CC2V輸出為高電平，且放電三極管T截止，此后電容C充電至V二-V時(shí)，電OC3CC路又發(fā)生翻轉(zhuǎn)，V為低電平，放電三極管導(dǎo)通，電容C放電，電路恢復(fù)至穩(wěn)定O狀態(tài)。其工作波形如圖24所示。+5Vt二RCln3二1.1RCw-）用555構(gòu)成施密特觸發(fā)器將555定時(shí)器的V和V兩個(gè)輸入端連在Vii1i2一起作為信號(hào)輸入端，即可得到施密特觸發(fā)器，如圖25所示，施密特觸發(fā)器能方便地將三角波正弦波變成方波。0KVoIkR1100K30uFDR210VCO0.01uF由于555內(nèi)部比較器C和C的參考12電壓不同，因而基本RS觸發(fā)器的置0信號(hào)和置1信號(hào)