《數(shù)字電路與邏輯設(shè)計(jì)》第5章-(1)

1、第五章 觸發(fā)器5.1 概述 圖 5.1.1觸發(fā)器的框圖 F一個或多個輸入QQ 觸發(fā)器是構(gòu)成時序邏輯電路的基本單元電路。它是一種具有記憶功能，能儲存1位二進(jìn)制信息的邏輯電路。 Flip - Flop，簡寫為 FF，又稱雙穩(wěn)態(tài)觸發(fā)器。1一、觸發(fā)器的特點(diǎn)： （1）具有兩種不同的穩(wěn)定狀態(tài)：“0”或“1”。（2）去掉輸入信號后，觸發(fā)器的狀態(tài)能長期保存。 即具有記憶功能。（3）在新的信號作用下，一種穩(wěn)定狀態(tài)能翻轉(zhuǎn)到另一種穩(wěn)定狀態(tài)即具有翻轉(zhuǎn)功能。 2二、觸發(fā)器的分類 1.按是否受控于時鐘脈沖(CP Clock Pulse ) 異步觸發(fā)器 同步觸發(fā)器鐘控電位觸發(fā)器主從觸發(fā)器邊沿觸發(fā)器2. 按實(shí)現(xiàn)的邏輯功能 S

2、RFF，DFF，JKFF，TFF，TFF35.2 基本 SR 觸發(fā)器(SDRDFF) 一、由與非門組成的基本 SR觸發(fā)器 1. 電路結(jié)構(gòu)及邏輯符號QQSDRDG1G2QQSDRDSRSDRDQQQ = 1，Q = 0 時，稱為觸發(fā)器的 1 狀態(tài)，記為 Q = 1；Q = 0，Q = 1 時，稱為觸發(fā)器的 0 狀態(tài)，記為 Q = 0。 RDSD直接置0端，也稱復(fù)位端 R 。即 Reset 直接置1端，也稱置位端 S。即 Set Basic Flip - Flop 信號輸入端互補(bǔ)輸出端，正常工作時，它們的輸出狀態(tài)相反。 低電平有效 4QQSDRDG1G211011000SDRD 功 能 說 明輸

3、入QQ輸 出2. 工作原理及邏輯功能 0111 10觸發(fā)器被置 0 觸發(fā)器置 01052. 工作原理及邏輯功能 QQSDRDG1G211011000SDRD功 能 說 明輸 入QQ輸 出1001 11觸發(fā)器被置 1 觸發(fā)器置 010 觸發(fā)器置 10162. 工作原理及邏輯功能 QQSDRDG1G211011000SDRD 功 能 說 明輸 入QQ輸 出11 觸發(fā)器置 010 觸發(fā)器置 101 觸發(fā)器保持原狀態(tài)不變不 變&G1 門輸出G2 門輸出72. 工作原理及邏輯功能 QQSDRDG1G2 輸出狀態(tài)不定(禁用)不 定11011000SDRD功 能 說 明輸 入QQ輸 出 觸發(fā)器置 010 觸

4、發(fā)器置 101 觸發(fā)器保持原狀態(tài)不變不 變0011輸出既非 0 狀態(tài)，也非 1 狀態(tài)。當(dāng) RD 和 SD 同時由 0 變 1 時，輸出狀態(tài)可能為 0，也可能為 1，即輸出狀態(tài)不定。因此，這種情況禁用。83. 邏輯功能的表示方法 次態(tài) 現(xiàn)態(tài) 指觸發(fā)器在輸入信號變化前的狀態(tài)，也稱當(dāng)前狀態(tài)。用 Qn 表示。 指觸發(fā)器在輸入信號變化后的狀態(tài)，也稱下一狀態(tài)。用 Qn+1 表示。 9(1)狀態(tài)轉(zhuǎn)移表 將觸發(fā)器的次態(tài)Qn+1與現(xiàn)態(tài)Qn，以及輸入信號之間的邏輯關(guān)系用表格的形式表示出來，稱為狀態(tài)轉(zhuǎn)移表。SD RDQnQn+1功能0 00不允許0 010 101Qn+11置“1”0 1111 000Qn+10置“

5、0”1 0101 100Qn+1Qn保持1 111RD SDQn+10 01 010 101 1Qn（2）功能表記憶！SD RDQnQn+1功能0 000 010 100 111 001 011 101 1110Qn+1 = SD + RDQn SD + RD = 1 (約束條件)次態(tài)方程的卡諾圖 010011次態(tài)方程為：(3)次態(tài)方程SD RDQnQn+1功能0 00不允許0 010 101Qn+11置“1”0 1111 000Qn+10置“0”1 0101 100Qn+1Qn保持1 111 1010110100SDRDQn11表 5.2.3 與非門基本觸發(fā)器的激勵表 (4)激勵表12 描述

6、觸發(fā)器的狀態(tài)轉(zhuǎn)換關(guān)系及轉(zhuǎn)換條件的圖形稱為狀態(tài)轉(zhuǎn)移圖?？梢杂杉畋淼玫剑?1（5）狀態(tài)轉(zhuǎn)移圖（狀態(tài)圖）SD=1 RD=SD=RD=1SD=1, RD=0SD=0, RD=1圓圈表狀態(tài)箭頭表轉(zhuǎn)移方向標(biāo)注表轉(zhuǎn)移條件13QQSDRD圖 5.2.4 與非門基本觸發(fā)器的波形圖 （6）波形圖 工作波形圖又稱為時序圖，是描述觸發(fā)器的輸出狀態(tài)隨時間和輸入信號變化的規(guī)律的圖形。145.2.2 由或非門組成的基本SRFF一、電路及符號QQRSRDSD二、工作原理“保持”“置 0”“置 1”“不允許”若高電平同時撤消，則狀態(tài)不定。G2QG1RDSDQ1115SD RDQ n+10 00 11 01 1SDRDQQ三、

7、轉(zhuǎn)移表和次態(tài)方程SD RDQ n+10 00 11 01 1Q n保持置 0置 1不許01不用Q n+1= SD + RDQ n約束條件四、基本SR觸發(fā)器主要特點(diǎn)1. 優(yōu)點(diǎn)：結(jié)構(gòu)簡單，具有置 0、置 1、保持功能。2. 問題：輸入電平直接控制輸出狀態(tài)，使用不便，抗干擾能力差；R、S 之間有約束。G2QG1RDSDQ11波形圖165.3 鐘控電位觸發(fā)器 實(shí)際工作中，觸發(fā)器的工作狀態(tài)不僅要由觸發(fā)輸入信號決定，而且要求按照一定的節(jié)拍工作。為此，需要增加一個時鐘控制端 CP。 CP 即 Clock Pulse，它是一串周期和脈寬一定的矩形脈沖。 具有時鐘脈沖控制的觸發(fā)器稱為鐘控觸發(fā)器。 屬于同步觸發(fā)器

8、，而基本 SR 觸發(fā)器稱異步觸發(fā)器。 17QQG1G2SRG3G4CPQ3Q45.3.1 鐘控SR 觸發(fā)器 鐘控原理 CP = 0 時，G3、G4被封鎖，輸入信號S 、R不起作用?；?SR觸發(fā)器的輸入均為 1，觸發(fā)器狀態(tài)保持不變。 CP = 1 時，G3、G4解除封鎖，將輸入信號 R 和 S 取非后送至基本SR觸發(fā)器的輸入端。 0111SDRD1. 電路結(jié)構(gòu)與鐘控原理 1819圖 5.3.1 鐘控SRFFRD=RCPSD=SCPCP=0, RD=SD=1，保持原態(tài)。CP=1, RD=R, SD=SQn+1=S+RQnSR=0QQG1G2SRG3G4CPQ3Q42. 邏輯功能 （1）次態(tài)方程

9、SDRD20（2）功能表 （3）激勵表21(3)波形圖 225.3.2 鐘控 D 觸發(fā)器 1. 電路結(jié)構(gòu)、邏輯符號和邏輯功能 DQQ1S1RC1CPQQ1DDC1CPS=D, R=DQn+1=S+RQnSR=0=D+DQn=D始終滿足23CPDQn+1說明0Qn不變10101置0置1鐘控 D 觸發(fā)器功能表 稱為 D 功能特點(diǎn)：Qn+1 跟隨 D 信號次態(tài)方程Qn+1 = D無約束2. D 觸發(fā)器的次態(tài)方程、功能表、激勵表和狀態(tài)轉(zhuǎn)換圖 240 00 11 01 1D Qn Qn+1D 觸發(fā)器激勵表 0 00 11 01 10011 Qn+1 在 D = 0 時就為 0，與 Qn 無關(guān)。0 00 11 01 10 1D = 1D = 0D = 0D = 1 Qn+1 在 D = 1 時就為 1，與 Qn 無關(guān)。同步D觸發(fā)器狀態(tài)轉(zhuǎn)換圖 25解：例 試對應(yīng)輸入波形畫出下圖中 Q 端波形(設(shè)觸發(fā)器初始狀態(tài)為 0)。QQ1DDC1CPDCPQCP = 1，同步 D 觸發(fā)器次態(tài)跟隨 D 信號 同步觸發(fā)器在 C