EDA實(shí)驗(yàn)指導(dǎo)書教學(xué)資料

1、Good is good, but better carries it.精益求精，善益求善。EDA實(shí)驗(yàn)指導(dǎo)書-實(shí)驗(yàn)一MAX+PLUSII軟件的使用實(shí)驗(yàn)?zāi)康恼莆誐AX+PLUSII軟件的使用。實(shí)驗(yàn)內(nèi)容學(xué)習(xí)MAX+PLUSII軟件的設(shè)計(jì)操作步驟。實(shí)驗(yàn)原理MAX+PLUSII軟件介紹。MAX+PLUSII軟件功能簡介：1原理圖輸入（GraphicEditor）MAX+PLUSII軟件具有圖形輸入能力,用戶可以方便的使用圖形編輯器輸入電路圖,圖中的元器件可以調(diào)用元件庫中元器件,除調(diào)用庫中的元件以外,還可以調(diào)用該軟件中的符號(hào)功能形成的功能塊。2硬件描述語言輸入(TextEditor)MAX+PLUSII

2、軟件中有一個(gè)集成的文本編輯器,該編輯器支持VHDL,AHDL和Verilog硬件描述語言的輸入,同時(shí)還有一個(gè)語言模板使輸入程序語言更加方便,該軟件可以對(duì)這些程序語言進(jìn)行編譯并形成可以下載配置數(shù)據(jù)。3波形編輯器(waveformEditor)在進(jìn)行邏輯電路的行為仿真時(shí)，需要在所設(shè)計(jì)電路的輸入端加入一定的波形，波形編輯器可以生成和編輯仿真用的波形（*.SCF文件），使用該編輯器的工具條可以容易方便的生成波形和編輯波形。4編譯與仿真當(dāng)設(shè)計(jì)文件被編譯好,并在波形編輯器中將輸入波形編輯完畢后,就可以進(jìn)行行為仿真了,通過仿真可以檢驗(yàn)設(shè)計(jì)的邏輯關(guān)系是否準(zhǔn)確。5器件編程當(dāng)設(shè)計(jì)全部完成后,就可以將形成的目標(biāo)文件

3、下載到芯片中,實(shí)際驗(yàn)證設(shè)計(jì)的準(zhǔn)確性。實(shí)驗(yàn)步驟設(shè)計(jì)過程如下：輸入項(xiàng)目文件名(File/Project/Name)輸入源文件(圖形、VHDL、AHDL、Verlog和波形輸入方式)(Max+plus/graphicEditor,Max+plus/TextEditor,Max+plus/WaveformEditor)指定CPLD型號(hào)(Assign/Device)設(shè)置管腳、下載方式和邏輯綜合的方式(Assign/GlobalProjectDeviceOption,Assign/GlobalLogicSynthesis)保存并檢查源文件(File/project/Save&Check)指定管腳(Max+

4、plus/FloorplanEditor)保存和編譯源文件(File/project/Save&Compile)生成波形文件(Max+plus/WaveformEditor)仿真(Max+plus/Simulator)下載配置(Max+plus/Programmer)實(shí)驗(yàn)報(bào)告要求不做要求。實(shí)驗(yàn)二簡單組合邏輯電路設(shè)計(jì)實(shí)驗(yàn)?zāi)康?通過本實(shí)驗(yàn)提供的實(shí)例,掌握組合邏輯電路的設(shè)計(jì)方法。2初步了解PLD設(shè)計(jì)的全過程和相關(guān)軟件的使用。實(shí)驗(yàn)內(nèi)容設(shè)計(jì)一個(gè)3-8線譯碼器。設(shè)計(jì)一個(gè)8-3線優(yōu)先編碼器。設(shè)計(jì)一個(gè)8位數(shù)值比較器。設(shè)計(jì)一個(gè)優(yōu)先權(quán)排隊(duì)電路。實(shí)驗(yàn)原理1、3-8線譯碼器，8-3線優(yōu)先編碼器，8位數(shù)值比較器在數(shù)字電

5、路教材中有詳細(xì)的論述此處略。2、優(yōu)先權(quán)排隊(duì)電路，排隊(duì)順序?yàn)椋篈=1最高優(yōu)先級(jí)，B=1次高優(yōu)先級(jí)，C=1最低優(yōu)先級(jí)輸出端最高只能有一端為“1”，即只能是優(yōu)先級(jí)較高的輸入端所對(duì)應(yīng)的輸出端為“1”，即該輸出端所對(duì)應(yīng)的燈亮。實(shí)驗(yàn)步驟注：本章的實(shí)驗(yàn)內(nèi)容均以ALTERA公司的EPF10K10適配板為基礎(chǔ)編寫。（一）3-8線譯碼器：啟動(dòng)Maxplus軟件，打開工程Test1/3-8decoder文件，下載3-8decoder.sof程序；（先插上下載線，再打開交流開關(guān)，然后打開直流開關(guān)APW1，最后打開通用下載模塊的電源開關(guān)XPW1，點(diǎn)擊軟件中的下載編程或者配置按鈕即可開始下載所需要的程序。后面所有的下載操

6、作步驟均一樣將不在重復(fù)介紹）。將撥碼開關(guān)AS1（2）（3）設(shè)置“ON”（當(dāng)不使用數(shù)碼管時(shí)AS1（1）設(shè)置“ON”）。實(shí)驗(yàn)現(xiàn)象：撥位開關(guān)KD1KD3分別代表圖中的C、B、A；發(fā)光二極管LED1LED8分別代表圖中的LED1LED8。當(dāng)C、B、A依次從000111撥動(dòng)時(shí)，發(fā)光二極管LED1LED8依次從左至右被選亮。（二）8-3線優(yōu)先編碼器：啟動(dòng)Maxplus軟件，打開工程Test1/encode文件，下載encode.sof程序；將撥碼開關(guān)AS1（2）（3）（4）設(shè)置“ON”；按照下表1所示的真值表完成該實(shí)驗(yàn)。實(shí)驗(yàn)現(xiàn)象：撥位開關(guān)KD1KD8，KD16分別代表程序中的D0D7，EIN；發(fā)光二極管L

7、ED1LED5分別代表程序中的A2N，A1N，A0N，GSN，EON。真值表輸出數(shù)據(jù)中的1代碼所對(duì)應(yīng)的發(fā)光二極管將會(huì)被點(diǎn)亮。8-3線優(yōu)先編碼器真值表輸入輸出EIND0D1D2D3D4D5D6D7A2NA1NA0NGSNEON1XXXXXXXX11111011111111111100XXXXXXX0000010XXXXXX01001010XXXXX011010010XXXX0111011010XXX01111100010XX011111101010X011111111001001111111111011高電平；0低電平；X任意，輸入低電平有效。（三）8位數(shù)值比較器：啟動(dòng)Maxplus軟件，打開工

8、程Test1/bijiaoqi文件，下載bijiaoqi.sof程序。將撥碼開關(guān)AS1（2）（3）（4）設(shè)置“ON”。實(shí)驗(yàn)現(xiàn)象：撥位開關(guān)KD1KD16分別代表圖中的A7A0（從高到低），B7B0（從高到低）；發(fā)光二極管LED1LED3分別代表圖中的LAMP1LAMP3。當(dāng)A7.0B7.0時(shí)，LED3被點(diǎn)亮；當(dāng)A7.0=B7.0時(shí)，LED2被點(diǎn)亮；當(dāng)A7.0B7.0時(shí)，LED1被點(diǎn)亮。（四）優(yōu)先權(quán)排隊(duì)電路：啟動(dòng)Maxplus軟件，打開工程Test1/gate2文件，下載gate2.sof程序。撥碼開關(guān)AS1（2）（3）設(shè)置“ON”。實(shí)驗(yàn)現(xiàn)象：撥位開關(guān)KD1KD3分別代表圖中的A，B，C；發(fā)光二極

9、管LED1LED3分別代表圖中的LAMP1LAMP3，在該實(shí)驗(yàn)中A的優(yōu)先級(jí)最高。當(dāng)KD1=1時(shí)，發(fā)光二極管LED1被點(diǎn)亮；當(dāng)KD1=0，KD2=1時(shí)，發(fā)光二極管LED2被點(diǎn)亮；當(dāng)KD1=0，KD2=0，KD3=1時(shí)，發(fā)光二極管LED3被點(diǎn)亮。實(shí)驗(yàn)報(bào)告要求用VHDL語言編程完成以上3-8譯碼器，8-3線優(yōu)先編碼器，8位數(shù)值比較器的設(shè)計(jì)。比較圖形輸入法與語言輸入法的優(yōu)劣。實(shí)驗(yàn)三簡單時(shí)序電路設(shè)計(jì)實(shí)驗(yàn)?zāi)康?、掌握基本RS觸發(fā)器、D觸發(fā)器、JK觸發(fā)器的邏輯功能。2、掌握時(shí)序電路的設(shè)計(jì)方法。3、熟悉觸發(fā)器之間相互轉(zhuǎn)換的方法。實(shí)驗(yàn)內(nèi)容通過模擬和仿真分析和驗(yàn)證三種觸發(fā)器的邏輯功能及觸發(fā)方式。設(shè)計(jì)基本RS觸發(fā)器

10、、D觸發(fā)器、JK觸發(fā)器。擴(kuò)展任務(wù)：設(shè)計(jì)其它觸發(fā)器如T觸發(fā)器，并研究其相互轉(zhuǎn)化的方法。實(shí)驗(yàn)原理1、RS基本觸發(fā)器：(見相關(guān)數(shù)字電路教材，此處略)2、D觸發(fā)器：正沿觸發(fā)的D觸發(fā)器的電路符號(hào)如下圖所示。它是一個(gè)正邊沿觸發(fā)的D觸發(fā)器，有一個(gè)數(shù)據(jù)輸入端d，一個(gè)時(shí)鐘輸入端clk和一個(gè)數(shù)據(jù)輸出端q。D觸發(fā)器的真值表如下表所示。從表中可以看到，D鎖存器的輸出端只有在正沿脈沖過后，輸入端d的數(shù)據(jù)才可以傳遞到輸出端q。D鎖存器真值表數(shù)據(jù)輸入端時(shí)鐘輸入端數(shù)據(jù)輸出端DCLKQX0不變X1不變00113、JK觸發(fā)器：帶有復(fù)位/置位功能的JK觸發(fā)器電路符號(hào)如下圖所示。JK觸發(fā)器的輸入端有置位輸入prn，復(fù)位輸入clrn，

11、控制輸入j和k，時(shí)鐘信號(hào)clk；輸出端q和反向輸出端NQ。JK觸發(fā)器的真值表如下表所示。JK觸發(fā)器真值表輸入端輸出端PRNCLRNCLKJKQNQ01XXX1010XXX0100XXXXX1101011111翻轉(zhuǎn)1100q0!q0111010實(shí)驗(yàn)步驟（一）RS基本觸發(fā)器：啟動(dòng)Maxplus軟件，打開工程Test3/RS文件，下載rs.sof程序；將撥碼開關(guān)AS1（2）（3）設(shè)置“ON”；實(shí)驗(yàn)現(xiàn)象：撥位開關(guān)KD1KD2分別代表圖中的R、S輸入端；發(fā)光二極管LED1LED2分別代表圖中的Q、NQ輸出端。當(dāng)撥位開關(guān)按照R、S觸發(fā)器真值表的輸入值撥動(dòng)時(shí)，發(fā)光二極管則按照真值表的輸出值顯示（1亮；0滅）

12、。（二）D觸發(fā)器：啟動(dòng)Maxplus軟件，打開工程Test3/DFF文件，下載dff.sof程序；將撥碼開關(guān)AS1（2）（3）設(shè)置“ON”；實(shí)驗(yàn)現(xiàn)象：撥位開關(guān)KD1代表圖中的D輸入端；發(fā)光二極管LED1LED2分別代表圖中的Q、NQ輸出端；輸入時(shí)鐘clk接1Hz檔（TJ1處）。當(dāng)撥位開關(guān)（KD1）按照D觸發(fā)器真值表的輸入值撥動(dòng)時(shí)，發(fā)光二極管則按照真值表的輸出值顯示（1亮；0滅）。（三）JK觸發(fā)器：啟動(dòng)Maxplus軟件，打開工程Test3/JKFF文件，下載jkff.sof程序；將撥碼開關(guān)AS1（2）（3）設(shè)置“ON”；實(shí)驗(yàn)現(xiàn)象：撥位開關(guān)KD1KD3分別代表圖中的PRN置位端和J、K輸入端；輕

13、觸開關(guān)K17代表圖中的CLRN清零端；發(fā)光二極管LED1LED2分別代表圖中的Q、NQ輸出端；輸入時(shí)鐘clk接1Hz檔（TJ1處）。當(dāng)撥位開關(guān)（J、K和PRN）、輕觸開關(guān)（K17）按照J(rèn)K觸發(fā)器真值表的輸入值撥動(dòng)時(shí)，發(fā)光二極管則按照真值表的輸出值顯示（1亮；0滅）。實(shí)驗(yàn)報(bào)告要求用VHDL語言編程完成D觸發(fā)器和JK觸發(fā)器的設(shè)計(jì)。實(shí)驗(yàn)四LED顯示譯碼電路的設(shè)計(jì)實(shí)驗(yàn)?zāi)康?、實(shí)現(xiàn)十六進(jìn)制計(jì)數(shù)顯示。2、實(shí)現(xiàn)常見英語字母顯示。實(shí)驗(yàn)內(nèi)容編寫一個(gè)簡單的0F輪換顯示的十六進(jìn)制計(jì)數(shù)電路。編寫一個(gè)顯示英文字母A、B、C、D、E、F、H、P、L的輪換顯示電路。通過仿真或觀察波形驗(yàn)證設(shè)計(jì)電路的正確性。實(shí)驗(yàn)原理用數(shù)碼管除

14、了可以顯示09的阿拉伯?dāng)?shù)字外，還可以顯示一些英語字母。數(shù)碼管由7段顯示輸出，利用7個(gè)位的組合輸出，就可以形成26個(gè)英語字母的對(duì)應(yīng)顯示。表2顯示常見的字母與7段顯示關(guān)系。段字母abcdefgA1110111B0011111C1001110D0111101E1001111F1000111H0110111P1100111L0001110表2常見的字母與7段顯示關(guān)系實(shí)驗(yàn)步驟（一）0F計(jì)數(shù)顯示電路：1、啟動(dòng)Maxplus軟件，打開工程Test4/display1文件，下載display1.sof程序；2、將撥碼開關(guān)AS1全部設(shè)置為“OFF”；實(shí)驗(yàn)現(xiàn)象：將計(jì)數(shù)頻率設(shè)置為1Hz（TJ1處，數(shù)碼管顯示的數(shù)值每

15、隔一秒變化一次），數(shù)碼管SM5SM8同時(shí)循環(huán)顯示0F。當(dāng)改變計(jì)數(shù)頻率時(shí)，先按一下復(fù)位鍵（K17）然后再顯示。（二）英語字母顯示電路：1、啟動(dòng)Maxplus軟件，打開工程Test4/display2文件，下載display2.sof程序；2、將撥碼開關(guān)AS1（1）設(shè)置為“ON”；實(shí)驗(yàn)現(xiàn)象：將計(jì)數(shù)頻率設(shè)置為1Hz（TJ1處，數(shù)碼管顯示的數(shù)值每隔一秒變化一次），掃描頻率設(shè)置為32.768KHz（TJ5處）；數(shù)碼管SM5SM8同時(shí)循環(huán)顯示A、B、C、D、E、F、H、L、O。實(shí)驗(yàn)報(bào)告要求用VHDL語言編程完成十六進(jìn)制數(shù)LED顯示譯碼器的設(shè)計(jì)。實(shí)驗(yàn)五數(shù)字鐘設(shè)計(jì)實(shí)驗(yàn)?zāi)康恼莆斩辔挥?jì)數(shù)器相連的設(shè)計(jì)方法。掌握十進(jìn)

16、制、六十進(jìn)制、二十四進(jìn)制計(jì)數(shù)器的設(shè)計(jì)方法。掌握喇叭的驅(qū)動(dòng)方法。LED燈的花樣顯示。掌握CPLD的層次化設(shè)計(jì)方法。實(shí)驗(yàn)內(nèi)容1、具有時(shí)、分、秒計(jì)數(shù)顯示功能，以24小時(shí)循環(huán)計(jì)時(shí)。2、具有清零，調(diào)節(jié)小時(shí)、分鐘的功能。3、具有整點(diǎn)報(bào)時(shí)功能，整點(diǎn)報(bào)時(shí)的同時(shí)LED燈花樣顯示。實(shí)驗(yàn)原理在同一塊FPGA芯片EPF10K1084-4上集成了如下電路模塊：時(shí)鐘計(jì)數(shù)：秒60進(jìn)制BCD碼計(jì)數(shù)；分60進(jìn)制BCD碼計(jì)數(shù)；時(shí)24進(jìn)制BCD碼計(jì)數(shù)；同時(shí)整個(gè)計(jì)數(shù)器有清零，調(diào)分，調(diào)時(shí)功能。在接近整點(diǎn)時(shí)間能提供報(bào)時(shí)信號(hào)。有驅(qū)動(dòng)8位七段共陰極掃描數(shù)碼管的片選驅(qū)動(dòng)信號(hào)輸出和七段字行譯碼輸出。喇叭在整點(diǎn)時(shí)有報(bào)時(shí)驅(qū)動(dòng)信號(hào)產(chǎn)生。LED燈根據(jù)設(shè)

17、計(jì)在整點(diǎn)時(shí)有花樣顯示信號(hào)產(chǎn)生。實(shí)驗(yàn)步驟1、啟動(dòng)Maxplus軟件，打開工程Test9/time文件，下載time.sof程序；2、將撥碼開關(guān)AS1（1）（2）（3）設(shè)置為“ON”；實(shí)驗(yàn)現(xiàn)象：K1代表調(diào)節(jié)分鐘，K2代表調(diào)節(jié)小時(shí)；數(shù)碼管SM3SM8顯示具體時(shí)間；K17為清零信號(hào)RESET（低電平有效）；發(fā)光二極管LED1LED3分別代表程序中的LAMP0LAMP2信號(hào)；另外將計(jì)數(shù)頻率（CLK）設(shè)置為1Hz（TJ1處，數(shù)碼管顯示的數(shù)值每隔一秒變化一次），報(bào)時(shí)頻率（SPCLK）設(shè)置為1024Hz（TJ5處）。當(dāng)程序下載完畢后數(shù)碼管從00時(shí)00分00秒開始計(jì)時(shí)，通過按鍵K1可以調(diào)節(jié)時(shí)鐘的分鐘顯示，通過按

18、鍵K2可以調(diào)節(jié)時(shí)鐘的小時(shí)顯示（調(diào)節(jié)時(shí)鐘時(shí)應(yīng)將按鍵所對(duì)應(yīng)的撥位開關(guān)KD1和KD2撥向下；撥位開關(guān)KD1和KD2撥向上時(shí)，數(shù)字鐘正常計(jì)時(shí)）。當(dāng)時(shí)鐘走到整點(diǎn)時(shí)，喇叭開始鳴叫（1分鐘，通過電位器SW1可以調(diào)節(jié)音量的大?。?，發(fā)光二極管LED1LED3循環(huán)閃爍。實(shí)驗(yàn)報(bào)告畫出整個(gè)數(shù)字鐘電路的結(jié)構(gòu)框圖。2用VHDL語言完成十進(jìn)制、六十進(jìn)制、二十四進(jìn)制計(jì)數(shù)器的設(shè)計(jì)。實(shí)驗(yàn)六頻率計(jì)設(shè)計(jì)實(shí)驗(yàn)?zāi)康?、掌握多位計(jì)數(shù)器相連的設(shè)計(jì)方法。2、掌握頻率計(jì)的工作原理。3、掌握CPLD技術(shù)的層次化設(shè)計(jì)方法。實(shí)驗(yàn)內(nèi)容設(shè)計(jì)一個(gè)頻率計(jì)，其測頻范圍為1HZf50MHz.。實(shí)驗(yàn)原理本實(shí)驗(yàn)所設(shè)計(jì)的頻率計(jì)由三個(gè)模塊組成：測頻控制信號(hào)發(fā)生器TEST

19、CTL、8個(gè)有時(shí)鐘使能的十進(jìn)制計(jì)數(shù)器CNT10和一個(gè)32位鎖存器REG32B。以下分別敘述頻率計(jì)各個(gè)邏輯模塊的功能與設(shè)計(jì)方法。測頻控制信號(hào)發(fā)生器的設(shè)計(jì)要求：頻率測量的基本原理是計(jì)算每秒鐘內(nèi)待測信號(hào)的脈沖個(gè)數(shù)。這就要求TESTCTL的計(jì)數(shù)使能信號(hào)TSTEN能產(chǎn)生一個(gè)1秒脈寬的周期信號(hào)，并對(duì)頻率計(jì)的每一計(jì)數(shù)器CNT10的ENA使能端進(jìn)行同步控制。當(dāng)TSTEN為高電平時(shí)，允許計(jì)數(shù)；為低電平時(shí)停止計(jì)數(shù)，并保持其所計(jì)的脈沖個(gè)數(shù)。在停止計(jì)數(shù)期間，首先需要一個(gè)鎖存信號(hào)LOAD的上跳沿將計(jì)數(shù)器在前1秒鐘的計(jì)數(shù)值鎖存進(jìn)32位鎖存器REG32B中，并由外部的7段譯碼器譯出，并穩(wěn)定顯示。設(shè)置鎖存器的好處是，顯示的數(shù)

20、據(jù)穩(wěn)定，不會(huì)由于周期性的清零信號(hào)而不斷閃爍。鎖存信號(hào)之后，必須有一個(gè)清零信號(hào)CLR_CNT對(duì)計(jì)數(shù)器進(jìn)行清零，為下1秒鐘的計(jì)數(shù)操作作準(zhǔn)備。測頻控制信號(hào)發(fā)生器的工作時(shí)序如下圖所示。為了產(chǎn)生這個(gè)時(shí)序圖，需首先建立一個(gè)由D觸發(fā)器構(gòu)成的二分頻器，在每次時(shí)鐘CLK上升沿到來時(shí)其值翻轉(zhuǎn)。RSTCLKTSTENLOADCLR_CNT其中控制信號(hào)時(shí)鐘CLK的頻率取1HZ，那么信號(hào)TSTEN的脈寬恰好為1S，可以用作計(jì)數(shù)閘門信號(hào)。然后根據(jù)測頻的時(shí)序要求，可得出信號(hào)LOAD和CLR_CNT的邏輯描述。由上圖可見，在計(jì)數(shù)完成后，即計(jì)數(shù)使能信號(hào)TSTEN在1S的高電平后，利用其反相值的上跳沿產(chǎn)生一個(gè)鎖存信號(hào)LOAD，0

21、.5S后，CLR_CNT產(chǎn)生一個(gè)清零信號(hào)上跳沿。高質(zhì)量的測頻控制信號(hào)發(fā)生器的設(shè)計(jì)十分重要，設(shè)計(jì)中要對(duì)其進(jìn)行仔細(xì)的實(shí)時(shí)防真，防止可能產(chǎn)生的毛刺。寄存器REG32B設(shè)計(jì)要求：若已有32位BCD碼存在于此模塊的輸入口，在信號(hào)LOAD的上升沿后即被鎖存到寄存器REG32B的內(nèi)部，并由REG32B的輸出端輸出，然后由實(shí)驗(yàn)板上的7段譯碼器譯成能在數(shù)碼管上顯示輸出的相應(yīng)數(shù)值。計(jì)數(shù)器CNT10設(shè)計(jì)要求：此十進(jìn)制計(jì)數(shù)器的特殊之處是，有一時(shí)鐘使能輸入端ENA，用于鎖定計(jì)數(shù)值。當(dāng)高電平時(shí)計(jì)數(shù)允許，低電平時(shí)禁止計(jì)數(shù)。實(shí)驗(yàn)步驟1、啟動(dòng)Maxplus軟件，打開工程Test10/frequency文件，下載fry.sof程

22、序；2、將撥碼開關(guān)AS1（1）設(shè)置為“ON”；實(shí)驗(yàn)現(xiàn)象：將時(shí)鐘信號(hào)CLK設(shè)置為1Hz（TJ1處），待測頻率fryin從時(shí)鐘源TJ4TJ6中選擇。當(dāng)程序下載完畢后，從時(shí)鐘源TJ4TJ6輸入一方波信號(hào)，數(shù)碼管則將顯示該信號(hào)的頻率值（頻率高時(shí)略有誤差）。實(shí)驗(yàn)報(bào)告1、畫出設(shè)計(jì)的頂層原理圖。2、對(duì)照頻率計(jì)波形圖分析電路工作原理。3、寫出各功能模塊的VHDL語言源程序，并且給出相應(yīng)的注釋。實(shí)驗(yàn)七樂曲演奏電路設(shè)計(jì)實(shí)驗(yàn)?zāi)康牧私鈽非葑嚯娐返脑?。掌握利用可編程邏輯器件?shí)現(xiàn)樂曲演奏的設(shè)計(jì)方法。實(shí)驗(yàn)內(nèi)容用VHDL語言設(shè)計(jì)一個(gè)“梁?！睒非葑嚯娐?。實(shí)驗(yàn)原理與利用微處理器（CPU或MCU）來實(shí)現(xiàn)樂曲演奏相比，以純硬件

23、完成樂曲演奏電路的邏輯要復(fù)雜得多，如果不借助于功能強(qiáng)大的EDA工具和硬件描述語言，僅憑傳統(tǒng)的數(shù)字邏輯技術(shù)，即使最簡單的演奏電路也難以實(shí)現(xiàn)。本實(shí)驗(yàn)設(shè)計(jì)項(xiàng)目作為“梁祝”樂曲演奏電路的實(shí)現(xiàn)，其工作原理是這樣的：我們知道，組成樂曲的每個(gè)音符的發(fā)音頻率值及其持續(xù)的時(shí)間是樂曲能連續(xù)演奏所需的兩個(gè)基本要素，問題是如何來獲取這兩個(gè)要素所對(duì)應(yīng)的數(shù)值以及通過純硬件的手段來利用這些數(shù)值實(shí)現(xiàn)所希望樂曲的演奏效果。本實(shí)驗(yàn)設(shè)計(jì)由三個(gè)模塊組成，其每一個(gè)模塊的功能如下所述。模塊一為一個(gè)數(shù)控分頻器SPEAKERA，其CLK端輸入一具有較高頻率（本實(shí)驗(yàn)為12MHz）的信號(hào)，通過SPEAKERA分頻后由SPKOUT輸出。由于直接從

24、數(shù)控分頻器中出來的輸出信號(hào)是脈寬極窄的脈沖式信號(hào)，為了有利于驅(qū)動(dòng)喇叭，需另加一個(gè)D觸發(fā)器以均衡其占空比，但這時(shí)的頻率將是原來的1/2。SPEAKERA對(duì)CLK輸入信號(hào)的分頻比由11位預(yù)置數(shù)TONE10.0決定。SPKOUT的輸出頻率將決定每一音符的音調(diào)，這樣分頻計(jì)數(shù)器的預(yù)置值TONE10.0與SPKOUT的輸出頻率就有了對(duì)應(yīng)關(guān)系。例如在TONETABA模塊中若取TONE10.0=1036，將發(fā)音符為“3”音的信號(hào)頻率。模塊二TONETABA是確定樂曲的速度以及每個(gè)音符的節(jié)拍數(shù)。TONETABA的功能首先是為SPEAKERA提供決定所發(fā)音符的分頻預(yù)置數(shù)，而此數(shù)在SPEAKERA輸入口停留的時(shí)間即

25、為此音符的節(jié)拍值。模塊TONETABA是樂曲簡譜碼對(duì)應(yīng)的分頻預(yù)置數(shù)查表電路，其中設(shè)置了“梁祝”樂曲全部音符所對(duì)應(yīng)的分頻預(yù)置數(shù)，共13個(gè)，每一音符的停留時(shí)間由音樂節(jié)拍和音調(diào)發(fā)生器模塊NOTETABS的CLK的輸入頻率決定，在此為4Hz。這13個(gè)值的輸出由對(duì)應(yīng)于TONETABA的4位輸入值Index3.0確定，而Index3.0最多有16種可選值。輸向TONETABA中的值ToneIndex3.0的輸出值與持續(xù)的時(shí)間由模塊NOTETABS決定。模塊三NOTETABS為音調(diào)發(fā)生器，在NOTETABS中設(shè)置了一個(gè)8位二進(jìn)制計(jì)數(shù)器（計(jì)數(shù)最大值為138），這個(gè)計(jì)數(shù)器的計(jì)數(shù)頻率選為4Hz，即每一計(jì)數(shù)值的停留

26、時(shí)間為0.25S，恰為當(dāng)全音符設(shè)為1S時(shí)，四四拍的4分音符的持續(xù)時(shí)間。例如，NOTETABS在以下的VHDL邏輯描述中，“梁?！睒非牡谝粋€(gè)音符為“3”，此音在邏輯中停留了4個(gè)時(shí)鐘節(jié)拍，即為1S時(shí)間，相應(yīng)地所對(duì)應(yīng)的“3”音符分頻預(yù)置值為1036在SPEAKERA的輸入端停留了1S。隨著NOTETABS中的計(jì)數(shù)器按4Hz的時(shí)鐘頻率作加法計(jì)數(shù)時(shí)，“梁?！睒非烷_始連續(xù)自然地演奏起來了。下表為簡譜中音名與頻率的關(guān)系：音名頻率（HZ）音名頻率（HZ）音名頻率（HZ）低音1261.63中音1523.25高音11046.50低音2293.67中音2587.33高音21174.66低音3329.63中音36

27、59.25高音31381.51低音4349.23中音4698.46高音41396.92低音5391.99中音5783.99高音51567.98低音6440中音6880高音61760低音7439.88中音7987.76高音71975.52實(shí)驗(yàn)步驟1、啟動(dòng)Maxplus軟件，打開工程Test13/songer文件，下載songer.sof程序；2、將撥碼開關(guān)AS1（1）設(shè)置為“ON”；實(shí)驗(yàn)現(xiàn)象:將程序中的CLK4HZ時(shí)鐘信號(hào)設(shè)置在時(shí)鐘源4Hz（TJ1）處，CLK12MHZ時(shí)鐘信號(hào)設(shè)置在時(shí)鐘源12MHz（TJ6）處，下載完畢后就開始連續(xù)演奏“梁祝”樂曲，并且可以通過電位器SW1來調(diào)節(jié)喇叭聲音的大小。

28、實(shí)驗(yàn)報(bào)告1、畫出設(shè)計(jì)的原理圖。2、寫出原理圖中各功能模塊的VHDL語言源程序并加上注釋。實(shí)驗(yàn)八八人搶答器實(shí)驗(yàn)?zāi)康?、熟悉多路搶答器的工作原理。2、了解原理圖、VHDL語言層次化設(shè)計(jì)方法。實(shí)驗(yàn)內(nèi)容設(shè)計(jì)一個(gè)八人搶答器電路。實(shí)驗(yàn)原理本實(shí)驗(yàn)要實(shí)現(xiàn)的八人搶答器的功能是：1、同時(shí)可供8人參加比賽，從1開始給他們編號(hào)，各用一個(gè)搶答按鈕，第一個(gè)按下?lián)尨鹌鞯膮①愓?，?shù)碼管將顯示對(duì)應(yīng)的數(shù)字并報(bào)警。2、給主持人設(shè)置一個(gè)控制開關(guān)，用來控制系統(tǒng)的清零和搶答的開始。3、搶答器具有數(shù)據(jù)鎖存和顯示的功能。搶答開始后，若由選手按下?lián)尨鸢粹o，編號(hào)立即鎖存，并在數(shù)碼管上顯示該選手的編號(hào)，同時(shí)揚(yáng)聲器給出聲響提示。此外，還要封鎖輸入電

29、路，禁止其他選手搶答。優(yōu)先搶答選手的編號(hào)一直保持到主持人將系統(tǒng)清零為止。一般說來，多路智力競賽搶答器的的組成框圖為：圖1多路智力競賽搶答器的的組成框圖其工作過程是：接通電源下載完畢后，節(jié)目主持人將開關(guān)置于清除位置，搶答器處于禁止工作狀態(tài)，編號(hào)顯示器數(shù)碼管熄滅，當(dāng)節(jié)目主持人宣布搶答開始并將開關(guān)置于開始位置，搶答器處于工作狀態(tài)，當(dāng)選手按鍵搶答時(shí)，優(yōu)先編碼器立即分辨出搶答器的編號(hào)，并由鎖存器鎖存，然后由編碼顯示電路顯示編號(hào)，同時(shí)，控制電路對(duì)輸入編碼進(jìn)行封鎖，避免其他選手再次進(jìn)行搶答。當(dāng)選手將問題回答完畢，主持人操作控制開關(guān)，使系統(tǒng)恢復(fù)到禁止工作狀態(tài)，以便進(jìn)行下一輪的搶答。實(shí)驗(yàn)步驟1、啟動(dòng)Maxplus軟件，打開工程Test16/qiangdaqi8文件，下載qiangdaqi8.sof程序；2、將撥碼開關(guān)AS1的（1）（3）檔設(shè)置為“ON”；實(shí)驗(yàn)現(xiàn)象:時(shí)鐘信號(hào)CLK接時(shí)鐘源TJ2的16384HZ檔；時(shí)鐘信號(hào)CLKSPD接時(shí)鐘源TJ5的1024HZ檔；輸入搶答信號(hào)K1K8接按鍵開關(guān)的K1K8；控制開關(guān)信號(hào)CTL接按鍵K17。下載完畢后先按一下按鍵K17開始搶答，當(dāng)?shù)谝宦废葥尨饡r(shí)，數(shù)碼管顯示“1”，喇叭鳴叫