《EDA技術(shù)》課程教學(xué)大綱及實(shí)驗(yàn)報(bào)告

1、精選優(yōu)質(zhì)文檔-傾情為你奉上EDA技術(shù)課程教學(xué)大綱課程性質(zhì)專業(yè)必修課課程名稱EDA技術(shù)課程編號(hào)適用專業(yè)電子信息科學(xué)與技術(shù)、電子信息工程、通信工程、自動(dòng)化等專業(yè)本科先修課程模擬電子技術(shù)數(shù)字電子技術(shù)任課教師高金定等聯(lián)系方式j(luò)dgao總學(xué)時(shí)64學(xué)時(shí)（講授32，實(shí)驗(yàn)32）學(xué)分?jǐn)?shù)4一、課程教學(xué)目標(biāo)本課程是電子信息工程、電子信息科學(xué)與技術(shù)、通信工程、自動(dòng)化等本科專業(yè)重要的專業(yè)課程。通過(guò)此課程的學(xué)習(xí)，學(xué)生主要獲得以下幾個(gè)方面的知識(shí)、技能及能力：1、了解EDA技術(shù)的基本概念、發(fā)展現(xiàn)狀及趨勢(shì)。2、熟悉Quartus II等EDA工具軟件的使用方法，掌握原理圖輸入設(shè)計(jì)方法、文本輸入設(shè)計(jì)方法開(kāi)發(fā)FPGA的基本流程。3

2、、掌握VHDL硬件描述語(yǔ)言基本結(jié)構(gòu)及基本語(yǔ)句，熟悉并理解其語(yǔ)法規(guī)則，能用硬件描述語(yǔ)言描述常用的組合邏輯電路及時(shí)序邏輯電路。4、熟悉EDA硬件實(shí)驗(yàn)平臺(tái)（實(shí)驗(yàn)箱）的使用方法。5、具備簡(jiǎn)單數(shù)字系統(tǒng)設(shè)計(jì)與開(kāi)發(fā)的基本能力。6、具備本課程相關(guān)的英文專業(yè)文獻(xiàn)閱讀及寫(xiě)作的能力。二、課程教學(xué)基本要求要求學(xué)生抓住一個(gè)重點(diǎn)：VHDL語(yǔ)言編程；掌握兩個(gè)工具：Quartus II開(kāi)發(fā)軟件和EDA實(shí)驗(yàn)箱硬件系統(tǒng)；運(yùn)用三種手段：案例分析、應(yīng)用設(shè)計(jì)、上機(jī)實(shí)踐；采取四個(gè)結(jié)合：邊學(xué)邊用相結(jié)合，邊用邊學(xué)相結(jié)合，理論與實(shí)踐相結(jié)合，課內(nèi)與課外相結(jié)合。多動(dòng)手、多思考、多實(shí)踐，認(rèn)真完成各實(shí)驗(yàn)項(xiàng)目；做到在項(xiàng)目實(shí)踐中發(fā)現(xiàn)問(wèn)題，帶著問(wèn)題查找相關(guān)

3、文獻(xiàn)資料結(jié)合課堂講授學(xué)習(xí)知識(shí)，從而解決問(wèn)題，最終不斷提高自身實(shí)踐動(dòng)手能力和學(xué)習(xí)能力。三、課程主要教學(xué)內(nèi)容與學(xué)時(shí)分配本課程以“一個(gè)軟件工具Quartus II的使用”和“一門(mén)硬件描述語(yǔ)言VHDL的編程”為核心，在此基礎(chǔ)上學(xué)習(xí)數(shù)字電路及數(shù)字系統(tǒng)的設(shè)計(jì)及FPGA實(shí)現(xiàn)方法。主要教學(xué)內(nèi)容及學(xué)時(shí)分配如下： 周次教學(xué)模塊教學(xué)內(nèi)容學(xué)時(shí)分配講授實(shí)驗(yàn)1EDA技術(shù)概述EDA的技術(shù)概念、背景、發(fā)展現(xiàn)狀及趨勢(shì)、應(yīng)用領(lǐng)域；本課程的特點(diǎn)與學(xué)習(xí)方法，以及必須具備的知識(shí)。 2實(shí)驗(yàn)：Quartus II軟件安裝及界面菜單使用22QuartusII軟件的使用及FPGA開(kāi)發(fā)方法EDA技術(shù)設(shè)計(jì)流程，Quartus II軟件原理圖輸入設(shè)

4、計(jì)方法。2實(shí)驗(yàn)1：24進(jìn)制計(jì)數(shù)器的設(shè)計(jì)（原理圖方法）23Quartus II軟件原理圖輸入設(shè)計(jì)方法及文本輸入設(shè)計(jì)方法2實(shí)驗(yàn)2：60進(jìn)制計(jì)數(shù)器的設(shè)計(jì)（原理圖方法）24VHDL語(yǔ)言及其數(shù)字電路與系統(tǒng)設(shè)計(jì)方法VHDL語(yǔ)言基本結(jié)構(gòu)2實(shí)驗(yàn)3：簡(jiǎn)單數(shù)字電子鐘設(shè)計(jì)（一）（核心部件）25VHDL語(yǔ)言要素（文字規(guī)則、數(shù)據(jù)對(duì)象）2實(shí)驗(yàn)3：簡(jiǎn)單數(shù)字電子鐘設(shè)計(jì)（二）（時(shí)分秒可調(diào)）26VHDL語(yǔ)言要素（數(shù)據(jù)類型、操作符）2實(shí)驗(yàn)3：簡(jiǎn)單數(shù)字電子鐘設(shè)計(jì)（三）（鬧鐘及其它功能）27VHDL順序描述語(yǔ)句2實(shí)驗(yàn)4：3-8譯碼器的設(shè)計(jì)28VHDL并行描述語(yǔ)句2實(shí)驗(yàn)5：LED顯示譯碼器的設(shè)計(jì)29VHDL語(yǔ)言描述風(fēng)格及基本邏輯電路的設(shè)

5、計(jì)2實(shí)驗(yàn)6：60進(jìn)制計(jì)數(shù)器的設(shè)計(jì)210期中小測(cè)試2實(shí)驗(yàn)7：LED動(dòng)態(tài)掃描電路的設(shè)計(jì)（一） 211FSM有限狀態(tài)機(jī)的設(shè)計(jì)（一）2實(shí)驗(yàn)7：LED動(dòng)態(tài)掃描電路的設(shè)計(jì)（二） 212FSM有限狀態(tài)機(jī)的設(shè)計(jì)（二）2實(shí)驗(yàn)8：花樣彩燈控制器的設(shè)計(jì)（一）213CPLD/FPGA概述、最新進(jìn)展及其硬件電路設(shè)計(jì)方法CPLD/FPGA概述及最新技術(shù)進(jìn)展2實(shí)驗(yàn)8：花樣彩燈控制器的設(shè)計(jì)（二）214CPLD/FPGA硬件電路設(shè)計(jì)（一）2實(shí)驗(yàn)9：任選綜合設(shè)計(jì)項(xiàng)目（一）215CPLD/FPGA硬件電路設(shè)計(jì)（二）2實(shí)驗(yàn)9：任選綜合設(shè)計(jì)項(xiàng)目（二）216微電子技術(shù)最新進(jìn)展講座2實(shí)驗(yàn)9：任選綜合設(shè)計(jì)項(xiàng)目（三）2四、本課程與其它課程的聯(lián)

6、系與分工數(shù)字電子技術(shù)重點(diǎn)講授常用數(shù)字電路的基本原理及設(shè)計(jì)方法，本課程重點(diǎn)講解用VHDL語(yǔ)言描述數(shù)字電路及在FPGA硬件上實(shí)現(xiàn)數(shù)字電路與系統(tǒng)。五、教學(xué)方法與策略【課堂教學(xué)】：結(jié)合指定教材的內(nèi)容，利用多媒體教學(xué)手段，采取基礎(chǔ)知識(shí)教學(xué)與軟件仿真演示相結(jié)合的形式進(jìn)行講解。【實(shí)驗(yàn)教學(xué)】：構(gòu)建基礎(chǔ)型、提高型、研究創(chuàng)新型三個(gè)層次的實(shí)驗(yàn)體系，改革實(shí)驗(yàn)考核方法，建立以學(xué)生為主體、教師為主導(dǎo)的實(shí)驗(yàn)教學(xué)新模式?！倦p語(yǔ)教學(xué)】：大部分內(nèi)容采取英文課件+中文講解相結(jié)合的形式，逐步提高學(xué)生英文文獻(xiàn)閱讀與寫(xiě)作能力。六、學(xué)生學(xué)習(xí)成效評(píng)估方式【實(shí)驗(yàn)考核】：本課程以實(shí)驗(yàn)動(dòng)手能力考核為主，實(shí)驗(yàn)考核占期評(píng)總成績(jī)的75%。具體評(píng)估方式見(jiàn)

7、附件。各實(shí)驗(yàn)項(xiàng)目分值如下表所示。序號(hào)實(shí)驗(yàn)項(xiàng)目設(shè)計(jì)學(xué)時(shí)分值基礎(chǔ)部分發(fā)揮部分實(shí)驗(yàn)124進(jìn)制計(jì)數(shù)器的設(shè)計(jì)2學(xué)時(shí)50實(shí)驗(yàn)260進(jìn)制計(jì)數(shù)器的設(shè)計(jì)2學(xué)時(shí)41實(shí)驗(yàn)3簡(jiǎn)單數(shù)字電子鐘的設(shè)計(jì)6學(xué)時(shí)510實(shí)驗(yàn)43-8譯碼器的設(shè)計(jì)2學(xué)時(shí)41實(shí)驗(yàn)57段LED顯示譯碼器的設(shè)計(jì)2學(xué)時(shí)41實(shí)驗(yàn)660進(jìn)制計(jì)數(shù)器設(shè)計(jì)2學(xué)時(shí)41實(shí)驗(yàn)7LED動(dòng)態(tài)掃描控制器的設(shè)計(jì)4學(xué)時(shí)100實(shí)驗(yàn)8花樣彩燈控制器的設(shè)計(jì)4學(xué)時(shí)55實(shí)驗(yàn)9任選綜合設(shè)計(jì)項(xiàng)目6學(xué)時(shí)150合 計(jì)561975【課堂討論及表現(xiàn)】：占期評(píng)總成績(jī)的15%?！菊n堂考勤】：占期評(píng)總成績(jī)的10%。七、選用教材1.譚會(huì)生，張昌凡編著.EDA技術(shù)及應(yīng)用（第三版）M.西安電子科技大學(xué)出版社，2011

8、.八、參考資料1. 陳忠平，高金定，高見(jiàn)芳. 基于QuartusII的FPGA/CPLD設(shè)計(jì)與實(shí)踐M.電子工業(yè)出版社，2010.2. 潘松等編著.EDA技術(shù)實(shí)用教程M.科學(xué)出版社，2006.3. Pedroni, Volnei A.Circuit Design with VHDLM. MIT press,2005.4. 梁勇，王留奎編著，EDA技術(shù)教程M.人民郵電出版社，2010.5. 周立功等編著.EDA實(shí)驗(yàn)與實(shí)踐M.北京航空航天大學(xué)出版社，2007.6. 侯建軍，郭勇編著.SOPC技術(shù)基礎(chǔ)教程M.清華大學(xué)出版社，2008.7. altera官方網(wǎng)站. .8. 高金定，鄔書(shū)躍等. EDA技術(shù)

9、創(chuàng)新型實(shí)驗(yàn)教學(xué)體系的構(gòu)建與實(shí)踐J.實(shí)驗(yàn)技術(shù)與管理，2011.9. Xilinx官方網(wǎng)站. .執(zhí)筆人：高金定審核人：鄔書(shū)躍編寫(xiě)日期：2013年1月專心-專注-專業(yè)EDA技術(shù)課程實(shí)驗(yàn)報(bào)告學(xué)生姓名：所在班級(jí)：指導(dǎo)教師： 高金定 老師記分及評(píng)價(jià)： 項(xiàng)目滿分5分得 分 一、 實(shí)驗(yàn)名稱實(shí)驗(yàn)1：24進(jìn)制計(jì)數(shù)器的設(shè)計(jì)二、 任務(wù)及要求【基本部分】5分1、 在QuartusII平臺(tái)上，采用原理圖輸入設(shè)計(jì)方法，調(diào)用兩片74160十進(jìn)制計(jì)數(shù)器，采用反饋置數(shù)法，完成一個(gè)24進(jìn)制同步計(jì)數(shù)器的設(shè)計(jì)，并進(jìn)行時(shí)序仿真。2、 要求具備使能功能和異步清零功能。3、 設(shè)計(jì)完成后生成一個(gè)元件，以供更高層次的設(shè)計(jì)調(diào)用。4、 實(shí)驗(yàn)箱上選擇

10、恰當(dāng)?shù)哪Ｊ竭M(jìn)行驗(yàn)證，目標(biāo)芯片為ACEX1K系列EP1K30TC144-3。三、 實(shí)驗(yàn)程序（原理圖）四、 仿真及結(jié)果分析五、 硬件驗(yàn)證1、 選擇模式：2、 引腳鎖定情況表：六、 小結(jié)EDA技術(shù)課程實(shí)驗(yàn)報(bào)告學(xué)生姓名：所在班級(jí)：指導(dǎo)教師： 高金定 老師記分及評(píng)價(jià)： 項(xiàng)目滿分5分得 分 一、 實(shí)驗(yàn)名稱實(shí)驗(yàn)2：60進(jìn)制計(jì)數(shù)器的設(shè)計(jì)二、 任務(wù)及要求【基本部分】4分1、 在QuartusII平臺(tái)上，采用原理圖輸入設(shè)計(jì)方法，調(diào)用兩片74160十進(jìn)制計(jì)數(shù)器，采用反饋置數(shù)法，完成一個(gè)60進(jìn)制同步計(jì)數(shù)器的設(shè)計(jì)，并進(jìn)行時(shí)序仿真。2、 要求具備使能功能和異步清零功能。3、 設(shè)計(jì)完成后生成一個(gè)元件，以供更高層次的設(shè)計(jì)調(diào)用

11、。4、 實(shí)驗(yàn)箱上選擇恰當(dāng)?shù)哪Ｊ竭M(jìn)行驗(yàn)證，目標(biāo)芯片為ACEX1K系列EP1K30TC144-3?！景l(fā)揮部分】1分 思考：采用反饋清零法設(shè)計(jì)的計(jì)數(shù)器與反饋置數(shù)法有何不同？請(qǐng)用實(shí)例進(jìn)行仿真。三、 實(shí)驗(yàn)程序（原理圖）四、 仿真及結(jié)果分析五、 硬件驗(yàn)證1、選擇模式：2、引腳鎖定情況表：六、 小結(jié)EDA技術(shù)課程實(shí)驗(yàn)報(bào)告學(xué)生姓名：所在班級(jí)：指導(dǎo)教師： 高金定 老師記分及評(píng)價(jià)： 項(xiàng)目滿分15分得 分 一、 實(shí)驗(yàn)名稱實(shí)驗(yàn)3：簡(jiǎn)單數(shù)字電子鐘的設(shè)計(jì)二、 任務(wù)及要求【基本部分】5分1、 在QuartusII平臺(tái)上，采用原理圖輸入設(shè)計(jì)方法，調(diào)用實(shí)驗(yàn)一與實(shí)驗(yàn)二完成的24進(jìn)制計(jì)數(shù)器和60進(jìn)制計(jì)數(shù)器，完成一個(gè)具有時(shí)分秒功能的

12、簡(jiǎn)單同步數(shù)字電子鐘的設(shè)計(jì)并進(jìn)行時(shí)序仿真。2、 要求具備使能功能和異步清零功能。3、 設(shè)計(jì)完成后生成一個(gè)元件，以供更高層次的設(shè)計(jì)調(diào)用。4、 實(shí)驗(yàn)箱上選擇恰當(dāng)?shù)哪Ｊ竭M(jìn)行驗(yàn)證，目標(biāo)芯片為ACEX1K系列EP1K30TC144-3?！景l(fā)揮部分】1、實(shí)現(xiàn)時(shí)分秒連續(xù)可調(diào) 5分2、實(shí)現(xiàn)鬧鐘功能 5分三、 實(shí)驗(yàn)程序（原理圖）四、 仿真及結(jié)果分析五、 硬件驗(yàn)證1、 選擇模式：2、 引腳鎖定情況表：六、 小結(jié)EDA技術(shù)課程實(shí)驗(yàn)報(bào)告學(xué)生姓名：所在班級(jí)：指導(dǎo)教師： 高金定 老師記分及評(píng)價(jià)： 項(xiàng)目滿分5分得 分 一、 實(shí)驗(yàn)名稱實(shí)驗(yàn)4：3-8譯碼器的設(shè)計(jì)二、 任務(wù)及要求【基本部分】4分1、 在QuartusII平臺(tái)上，采

13、用文本輸入設(shè)計(jì)方法，通過(guò)編寫(xiě)VHDL語(yǔ)言程序，完成3-8譯碼器的設(shè)計(jì)并進(jìn)行時(shí)序仿真。2、 設(shè)計(jì)完成后生成一個(gè)元件，以供更高層次的設(shè)計(jì)調(diào)用。3、 實(shí)驗(yàn)箱上選擇恰當(dāng)?shù)哪Ｊ竭M(jìn)行驗(yàn)證，目標(biāo)芯片為ACEX1K系列EP1K30TC144-3。【發(fā)揮部分】1分修改設(shè)計(jì)，完成3-6譯碼器的設(shè)計(jì)，并進(jìn)行時(shí)序仿真。三、 實(shí)驗(yàn)程序四、 仿真及結(jié)果分析五、 硬件驗(yàn)證1、 選擇模式：2、 引腳鎖定情況表：六、 小結(jié)EDA技術(shù)課程實(shí)驗(yàn)報(bào)告學(xué)生姓名：所在班級(jí)：指導(dǎo)教師： 高金定 老師記分及評(píng)價(jià)： 項(xiàng)目滿分5分得 分 一、 實(shí)驗(yàn)名稱實(shí)驗(yàn)5：7段LED顯示譯碼器的設(shè)計(jì)二、 任務(wù)及要求【基本部分】4分1、 在QuartusII平

14、臺(tái)上，采用文本輸入設(shè)計(jì)方法，通過(guò)編寫(xiě)VHDL語(yǔ)言程序，完成7段LED顯示譯碼器的設(shè)計(jì)并進(jìn)行時(shí)序仿真。2、 設(shè)計(jì)完成后生成一個(gè)元件，以供更高層次的設(shè)計(jì)調(diào)用。3、 實(shí)驗(yàn)箱上選擇恰當(dāng)?shù)哪Ｊ竭M(jìn)行驗(yàn)證，目標(biāo)芯片為ACEX1K系列EP1K30TC144-3?！景l(fā)揮部分】1分新建一原理圖文件，調(diào)用一個(gè)實(shí)驗(yàn)一的24進(jìn)制計(jì)數(shù)器元件和2個(gè)本次的LED顯示譯碼器元件，組成帶LED顯示譯碼器的24進(jìn)制計(jì)數(shù)器電路，選擇一個(gè)不帶譯碼器的模式，在實(shí)驗(yàn)箱上進(jìn)行驗(yàn)證。三、 實(shí)驗(yàn)程序四、 仿真及結(jié)果分析五、 硬件驗(yàn)證1、選擇模式：2、引腳鎖定情況表：六、 小結(jié)EDA技術(shù)課程實(shí)驗(yàn)報(bào)告學(xué)生姓名：所在班級(jí)：指導(dǎo)教師： 高金定 老師記分

15、及評(píng)價(jià)： 項(xiàng)目滿分5分得 分 一、 實(shí)驗(yàn)名稱實(shí)驗(yàn)6：60進(jìn)制計(jì)數(shù)器設(shè)計(jì)二、 任務(wù)及要求【基本部分】4分1、在QuartusII平臺(tái)上，采用文本輸入設(shè)計(jì)方法，通過(guò)編寫(xiě)VHDL語(yǔ)言程序，完成60進(jìn)制計(jì)數(shù)器的設(shè)計(jì)并進(jìn)行時(shí)序仿真。2、設(shè)計(jì)完成后生成一個(gè)元件，以供更高層次的設(shè)計(jì)調(diào)用。3、實(shí)驗(yàn)箱上選擇恰當(dāng)?shù)哪Ｊ竭M(jìn)行驗(yàn)證，目標(biāo)芯片為ACEX1K系列EP1K30TC144-3。【發(fā)揮部分】1分 在60進(jìn)制基礎(chǔ)上設(shè)計(jì)6進(jìn)制計(jì)數(shù)器，完成時(shí)序仿真。三、 實(shí)驗(yàn)程序四、 仿真及結(jié)果分析五、 硬件驗(yàn)證1、選擇模式：2、引腳鎖定情況表：六、 小結(jié)EDA技術(shù)課程實(shí)驗(yàn)報(bào)告學(xué)生姓名：所在班級(jí)：指導(dǎo)教師： 高金定 老師記分及評(píng)價(jià)：

16、 項(xiàng)目滿分10分得 分 一、 實(shí)驗(yàn)名稱實(shí)驗(yàn)7：LED動(dòng)態(tài)掃描控制器的設(shè)計(jì)二、 任務(wù)及要求【基本部分】10分1、新建原理圖文件，調(diào)用以前的電子鐘模塊、LED顯示譯碼器模塊及其他計(jì)數(shù)器模塊、譯碼器模塊等，實(shí)現(xiàn)電子鐘時(shí)、分、秒的結(jié)果在模式B數(shù)碼管上以動(dòng)態(tài)掃描的方式顯示出來(lái)。2、設(shè)計(jì)完成后生成一個(gè)元件，以供更高層次的設(shè)計(jì)調(diào)用。3、實(shí)驗(yàn)箱上選擇模式B進(jìn)行驗(yàn)證，目標(biāo)芯片為ACEX1K系列EP1K30TC144-3。【提示】 數(shù)碼管為共陰極，低電平選中。模式B不提供電平鍵，電子鐘等模塊的使能、清零信號(hào)等直接接電源或地（正常工作）。掃描時(shí)鐘>300Hz三、 實(shí)驗(yàn)程序四、 仿真及結(jié)果分析五、 硬件驗(yàn)證1、選擇模式：2、引腳鎖定情況表：六、 小結(jié)EDA技術(shù)課程實(shí)驗(yàn)報(bào)告學(xué)生姓名：所在班級(jí)：指導(dǎo)教師： 高金定 老師記分及評(píng)價(jià)： 項(xiàng)目滿分10分得 分 一、 實(shí)驗(yàn)名稱實(shí)驗(yàn)8：花樣彩燈控制器的設(shè)計(jì)二、 任務(wù)及要求【基本部分】5分1、在QuartusII平臺(tái)上，采用文本輸入設(shè)計(jì)方法，通過(guò)編寫(xiě)VHDL語(yǔ)言程序，設(shè)計(jì)一花樣彩燈控制器，實(shí)現(xiàn)對(duì)實(shí)驗(yàn)箱8個(gè)LED發(fā)光二極管的顯示控制，要求至少4種以上的花樣。2、實(shí)驗(yàn)箱上選擇恰當(dāng)?shù)哪Ｊ竭M(jìn)行驗(yàn)證，目標(biāo)芯片為ACEX1K系列EP1K30TC144-3?！景l(fā)揮部分】5分 實(shí)現(xiàn)不同的花樣播放不同的背景音樂(lè)的功能。三、 實(shí)驗(yàn)程序四、 仿真及結(jié)果分析