51單片機讀引腳和讀鎖存器

1、51單片機I/O引腳IO口工作原理、P0端口的結構及工作原理P0端口8位中的一位結構圖見下列圖:讀鎖存器輸入覆沖器地址/教據(jù)格制信號0.1+VCC談引腳內(nèi)部總線t1D寫僦存器CLKflrTVIrplln多路開關:/zsMCUP0口工作原理圖由上圖可見,P0端口由鎖存器、輸入緩沖器、切換開關、一個與非門、一個與門及場效應管驅動電路構成.再看圖的右邊,標號為P0.X引腳的圖標,也就是說P0.X引腳可以是P0.0到P0.7的任何一位,即在P0有8個與上圖相同的電路組成.下面,我們先就組成P0口的每個單元部份跟大家介紹一下：先看輸入緩沖器：在P0口中,有兩個三態(tài)的緩沖器,在學數(shù)字電路時,我們道,三態(tài)門

2、有三個狀態(tài),即在其的輸出端可以是高電平、低電平,同時還有一種就是高阻狀態(tài)或稱為禁止狀態(tài),大家看上圖,上面一個是讀鎖存器的緩沖器,也就是說,要讀取D鎖存器輸出端Q的數(shù)據(jù),那就得使讀鎖存器的這個緩沖器的三態(tài)限制端上圖中標號為讀鎖存器端有效.下面一個是讀引腳的緩沖器,要讀取P0.X引腳上的數(shù)據(jù),也要使標號為讀引腳的這個三態(tài)緩沖器的限制端有效,引腳上的數(shù)據(jù)才會傳輸?shù)轿覀儐纹瑱C的內(nèi)部數(shù)據(jù)總線上.D鎖存器：構成一個鎖存器,通常要用一個時序電路,時序的單元電路在學數(shù)字電路時我們道,一個觸發(fā)器可以保存一位的二進制數(shù)即具有保持功能,在51單片機的32根I/O口線中都是用一個D觸發(fā)器來構成鎖存器的.大家看上圖中的

3、D鎖存器,D端是數(shù)據(jù)輸入端,CP是限制端也就是時序限制信號輸入端,Q是輸出端,Q非是反向輸出端.對于D觸發(fā)器來講,當D輸入端有一個輸入信號,如果這時限制端CP沒有信號也就是時序脈沖沒有到來,這時輸入端D的數(shù)據(jù)是無法傳輸?shù)捷敵龆薗及反向輸出端Q非的.如果時序限制端CP的時序脈沖一旦到了,這時D端輸入的數(shù)據(jù)就會傳輸?shù)絈及Q非端.數(shù)據(jù)傳送過來后,當CP時序限制端的時序信號消失了,這時,輸出端還會保持著上次輸入端D的數(shù)據(jù)即把上次的數(shù)據(jù)鎖存起來了.如果下一個時序限制脈沖信號來了,這日D端的數(shù)據(jù)才再次傳送到Q端,從而改變Q端的狀態(tài).多路開關：在51單片機中,當內(nèi)部的存儲器夠用也就是不需要外擴展存儲器時,這

4、里講的存儲器包括數(shù)據(jù)存儲器及程序存儲器時,P0可以作為通用的輸入輸出端口即I/O使用,對于8031內(nèi)部沒有ROM的單片機或者編寫的程序超過了單片機內(nèi)部的存儲器容量,需要外擴存儲器時,P0就作為地址/數(shù)據(jù)總線使用.那么這個多路選擇開關就是用于選擇是做為普通I/O使用還是作為數(shù)據(jù)/地址總線使用的選擇開關了.大家看上圖,當多路開關與下面接通時,P0是作為普通的I/O使用的,當多路開關是與上面接通時,P0是作為地址/數(shù)據(jù)總線使用的.輸出驅動部份：從上圖中我們已看出,P0口的輸出是由兩個MOS管組成的推拉式結構,也就是說,這兩個MOS管一次只能導通一個,當V1導通時,V2就截止,當V2導通時,V1截止.

5、與門、與非門：這兩個單元電路的邏輯原理我們在第四課數(shù)字及常用邏輯電路時已做過介紹,不明白的同學請回到第四節(jié)去看看.前面我們已將P0口的各單元部件進行了一個詳細的講解,下面我們就來研究一下P0口做為I/O口及地址/數(shù)據(jù)總線使用時的具體工作過程.1、作為I/O端口使用時的工作原理P0口作為I/O端口使用時,多路開關的限制信號為0低電平,看上圖中的線線部份,多路開關的限制信號同時與與門的一個輸入端是相接的,我們知道與門的邏輯特點是“全1出1,有0出0那么限制信號是0的話,這時與門輸出的也是一個0低電平,與讓的輸出是0,V1管就截止,在多路限制開關的限制信號是0低電平時,多路開關是與鎖存器的Q非端相接

6、的即P0口作為I/O口線使用.P0口用作I/O口線,其由數(shù)據(jù)總線向引腳輸出即輸出狀態(tài)Output的工作過程：當寫鎖存器信號CP有效,數(shù)據(jù)總線的信號一鎖存器的輸入端A鎖存器的反向輸出Q非端一多路開關一V2管的柵極一V2的漏極到輸出端P0.X.前面我們已講了,當多路開關的限制信號為低電平0時,與門輸出為低電平,V1管是截止的,所以作為輸出口時,P0是漏極開路輸出,類似于OC門,當驅動上接電流負載時,需要外接上拉電阻.下列圖就是由內(nèi)部數(shù)據(jù)總線向P0口輸出數(shù)據(jù)的流程圖紅色箭頭.讀領存器輸入級沖器地址/敷據(jù)+VCC內(nèi)部總線一I)寫就存器一一CLK讀川腳限制信號0、IVIPO.X腳鎖存等qV2多解開關輸入

7、緩沖器:/2sMCUPOTx川聊O讀鎖存器內(nèi)部總戰(zhàn)寫班存器-44LK讀引腳:/zsMCU輸入緩沖器地址/數(shù)據(jù)限制信號0.1P0.工腳鎖存器PO.x引腳P0口由內(nèi)部數(shù)據(jù)反線向引腳輸出時的流程圖P0口用作I/O口線,其由引腳向內(nèi)部數(shù)據(jù)總線輸入即輸入狀態(tài)Input的工作過程:數(shù)據(jù)輸入時讀P0口有兩種情況1、讀引腳讀芯片引腳上的數(shù)據(jù),讀引腳數(shù)時,讀引腳緩沖器翻開即三態(tài)緩沖器的限制端要有效通過內(nèi)部數(shù)據(jù)總線輸入,請看下列圖紅色簡頭P0口讀引腳號的流程圖2、讀鎖存器通過翻開讀鎖存器三態(tài)緩沖器讀取鎖存器輸出端Q的狀態(tài),請看下列圖紅色箭頭在輸入狀態(tài)下,從鎖存器和從引腳上讀來的信號一般是一致的,但也有例外.例如,

8、當從內(nèi)部總線輸出低電平后,鎖存器Q=0,Q非=1,場效應管T2開通,端口線呈低電平狀態(tài).此時無論端口線上外接的信號是低電乎還是高電平,從引腳讀入單片機的信號都是低電平,因而不能正確地讀入端口引腳上的信號.又如,當從內(nèi)部總線輸出高電平后,鎖存器Q=1,Q非=0,場效應管T2截止.如外接引腳信號為低電平,從引腳上讀入的信號就與從鎖存器讀入的信號不同.為此,8031單片機在對端口P0P3的輸入操作上,有如下約定：為此,8051單片機在對端口P0P3的輸入操作上,有如下約定：凡屬于讀-修改-寫方式的指令,從鎖存器讀入信號,其它指令那么從端口引腳線上讀入信號.讀-修改-寫指令的特點是,從端口輸入讀信號,

9、在單片機內(nèi)加以運算修改后,再輸出寫到該端口上.下面是幾條讀-修改-寫指令的例子.ANLP0,#立即數(shù)；P0一立即數(shù)P0ORLP0,A;P0fAP0INCP1;P1+1一P1DECP3;P3-1-P3CPLP2;P2一P2這樣安排的原因在于讀-修改-寫指令需要得到端口原輸出的狀態(tài),修改后再輸出,讀鎖存器而不是讀引腳,可以預防因外部電路的原因而使原端口的狀態(tài)被讀錯.P0端口是8031單片機的總線口,分時出現(xiàn)數(shù)據(jù)D7D0、低8位地址A7AO,以及三態(tài),用來接口存儲器、外部電路與外部設備.P0端口是使用最廣泛的I/O端口.2、作為地址/數(shù)據(jù)復用口使用時的工作原理在訪問外部存儲器時P0口作為地址/數(shù)據(jù)復

10、用口使用.這時多路開關限制信號為1,與門解也與門輸出信號電微據(jù)信號決定；多路開關與反相器的輸出端相連,地址信號經(jīng)“地址/數(shù)據(jù)線一反相器一V2場效應管柵極一V2漏極輸出.例如：限制信號為1,地址信號為“0時,與門輸出低電平,V1管截止；反相器輸出高電平,V2管導通,輸出引腳的地址信號為低電平.請看下列圖蘭色字體為電平：P0口作為地址線,限制信號為1,地址信號為0時的工作流程圖反之,限制信號為“1、地址信號為“1,“與門輸出為高曲管導通；反相器輸出低電平,V2管截止,輸出引腳的地址信號為高電平.請看下列圖蘭色字體為電平：速鉞存器內(nèi)部總線寫領存等剌腳輸入緩沖器地址/數(shù)據(jù)+VCC托制信號0、DP0口作

11、為地址線,限制信號為1,地址信號為1時的工作流程圖可見,在輸出“地址/數(shù)據(jù)信息時,VI、V2管是交替導通的,負載水平很強,可以直接與外設存儲器相連,無須增加總線驅動器.P0口又作為數(shù)據(jù)總線使用.在訪問外部程序存儲器時,P0口輸出低8位地址信息后,將變?yōu)閿?shù)據(jù)總線,以便讀指令碼輸入.在取指令期間,“限制信號為“V0管截止,多路開關也跟著轉向鎖存器反相輸出端Q非;CPU自動將0FFH11111111,即向D鎖存器寫入一個高電平1寫加口鎖存器,使V2管截止,在讀引腳信號限制下,通過讀引腳三態(tài)門電路將指令碼讀到內(nèi)部總線.請看下圖輸入緩沖器地址/數(shù)據(jù)4VCC-h1限制的0、D:/www,zsmcu,com

12、P0口作為數(shù)據(jù)總線,取指期間工作流程圖如果該指令是輸出數(shù)據(jù),如MOVXDPTR,A將累加器的內(nèi)容通過P0數(shù)據(jù)總線傳送到外部RAM中,那么多路開關“限制信號為1,“與門解鎖,與輸出地址信號的工作流程類似,數(shù)據(jù)據(jù)由“地址/數(shù)據(jù)線一反相器一V2場效應管柵極一V洲極輸出.如果該指令是輸入數(shù)據(jù)讀外部數(shù)據(jù)存儲器或程序存儲器,如MOVXA,DPTR將外部RAM某一存儲單元內(nèi)容通過P0數(shù)據(jù)總線輸入到累加器A中,那么輸入的數(shù)據(jù)仍通過讀引腳三態(tài)緩沖器到內(nèi)部總線,其過程類似于上圖中的讀取指令碼流程圖.P0口作為操作數(shù)包含源操通過以上的分析可以看出,當P0作為地址/數(shù)據(jù)總線使用時,在讀指令碼或車入數(shù)據(jù)前,CPU自動向

13、P0口鎖存器寫入0FFH,破壞了P0原來的狀態(tài).因此,不能再作為通用的I/O端口.大家以后在系統(tǒng)設計時務必注意,即程序中不能再含有以作數(shù)和目的操作數(shù)的指令.二、P1端口的結構及工作原理P1口的結構最簡單,用途也單一,僅作為數(shù)據(jù)輸入/輸出端口使用.輸出的信息有鎖存,輸入有讀引腳和讀鎖存器之分.P1端口的一位結構見下列圖.P1口工祚原理圖由圖可見,P1端口與P0端口的主要差異在于,P1端口用內(nèi)部上拉電阻R代替了P0端口的場效應管T1,并且輸出的信息僅來自內(nèi)部總線.由內(nèi)部總線輸出的數(shù)據(jù)經(jīng)鎖存器反相和場效應管反相后,鎖存在端口線上,所以,P1端口是具有輸出鎖存的靜態(tài)口.由上圖可見,要正確地從引腳上讀入

14、外部信息,必須先使場效應管關斷,以便由外部輸入的信息確定引腳的狀態(tài).為此,在作引腳讀入前,必須先對該端口寫入1.具有這種操作特點的輸入/輸出端口,稱為準雙向I/O口.8051單片機的P1、P2、P3都是準雙向口.P0端口由于輸出有三態(tài)功能,輸入前,端口線已處于高阻態(tài),無需先寫入1后再作讀操作.P1口的結構相對簡單,前面我們已詳細的分析了P0口,只要大家認真的分析了P0口的工1,此時,可直接作輸入操作.如果在應用端作原理,P1口我想大家都有水平去分析,這里我就不多論述了.單片機復位后,各個端口已自動地被寫入了口的過程中,已向P1P3端口線輸出過0,那么再要輸入時,必須先寫1后再讀引腳,才能得到正

15、確的信息.此外,隨輸入指令的不同,H端口也有讀鎖存器與讀引腳之分.、P2端口的結構及工作原理P2端口的一位結構見下列圖:讀鎖存器*入/沖器地址/數(shù)據(jù)P2d腳鎖存器+VCC限制信號0、1I上拉電阻內(nèi)部總線寫賴存潞一一CLK沖器多路開關讀引腳P2口工作原理-;/zsmcucom由圖可見,P2端口在片內(nèi)既有上拉電阻,又有切換開關MUX,所以P2端口在功能上兼有P0端口和P1端口的特點.這主要表現(xiàn)在輸出功能上,當切換開關向下接通時,從內(nèi)部總線輸出的一位數(shù)據(jù)經(jīng)反相器和場效應管反相后,輸出在端口引腳線上；當多路開關向上時,輸出的一位地址信號也經(jīng)反相器和場效應管反相后,輸出在端口引腳線上.對于8031單片機

16、必須外接程序存儲器才能構成應用電路或者我們的應用電路擴展了外部存儲器,而P2端口就是用來周期性地輸出從外存中取指令的地址高8位地址,因此,P2端口的多路開關總是在進行切換,分時地輸出從內(nèi)部總線來的數(shù)據(jù)和從地址信號線上來的地址.因此P2端口是動態(tài)的I/O端口.輸出數(shù)據(jù)雖被鎖存,但不是穩(wěn)定地出現(xiàn)在端口線上.其實,這里輸出的數(shù)據(jù)往往也是一種地址,只不過是外部RAM的高8位地址.在輸入功能方面,P2端口與P0和H端口相同,有讀引腳和讀鎖存器之分,并且P2端口也是準雙向口.可見,P2端口的主要特點包括：不能輸出靜態(tài)的數(shù)據(jù)；自身輸出外部程序存儲器的高8位地址；執(zhí)行MOVX指令時,還輸出外部RAM的高位地址

17、,故稱P2端口為動態(tài)地址端口.即然P2口可以作為I/O口使用,也可以作為地址總線使用,下面我們就不分析下它的兩種工作狀態(tài).1、作為I/O端口使用時的工作過程當沒有外部程序存儲器或雖然有外部數(shù)據(jù)存儲器,但容易不大于256B,即不需要高8位地址時在這種情況下,不能通過數(shù)據(jù)地址存放器DPTR讀寫外部數(shù)據(jù)存儲器,P2口可以I/O口使用.這時,“限制信號為“0,多路開關轉向鎖存器同相輸出醐輸出信號經(jīng)內(nèi)部總線一鎖存器同相輸出端CH反相器一V2管柵極一V2管9漏極輸出.由于V2漏極帶有上拉電阻,可以提供一定的上拉電流,負載水平約為8個TTL與非門；作為輸出口前,同樣需要向鎖存器寫入“1,使反相器輸出低電平,

18、V2管截止,即引腳懸空時為高電平,預防引腳被鉗位在低電平.讀引腳有效后,輸入信息經(jīng)讀引腳三態(tài)門電路到內(nèi)部數(shù)據(jù)總線.2、作為地址總線使用時的工作過程P2口作為地址總線時,“限制信號為1,多路開關車向地址線即向上接通地址信息經(jīng)反相器一V2管柵極一漏極輸出.由于P2口輸出高8位地址,與P0口不同,無須分時使用,因此P2口上的地址信息程序存儲器上的A15A8功數(shù)據(jù)地址存放器高8位DPH保存時間長,無須鎖存.四、P3端口的結構及工作原理P3口是一個多功能口,它除了可以作為I/O口外,還具有第二功能,P3端口的一位結構見卜圖.謝始器輸入緩沖器第二功能輸出+VCC1內(nèi)部總統(tǒng)一,與年門弓鉞存罌cutV2&剌腳

19、上拉電阻第二功能輸入P3口工作原理圖:/wwwzsUCU.com由上圖可見,P3端口和Pl端口的結構相似,區(qū)別僅在于P3端口的各端口線有兩種功能選擇.當處于第一功能時,第二輸出功能線為1,此時,內(nèi)部總線信號經(jīng)鎖存器和場效應管輸入/輸出,其作用與P1端口作用相同,也是靜態(tài)準雙向I/O端口.當處于第二功能時,鎖存器輸出1,通過第二輸出功能線輸出特定的內(nèi)含信號,在輸入方面,即可以通過緩沖器讀入引腳信號,還可以通過替代輸入功能讀入片內(nèi)的特定第二功能信號.由于輸出信號鎖存并且有雙重功能,故P3端口為靜態(tài)雙功能端口.P3口的特殊功能即第二功能口線第二功能信號名稱P3.0RXD串行數(shù)據(jù)接收P3.1TXD串行

20、數(shù)據(jù)發(fā)送P3.2INT0外部中斷0申請P3.3INT1外部中斷1申請P3.4T0定時器/計數(shù)器0計數(shù)輸入P3.5T1定時器/計數(shù)器1計數(shù)輸入P3.6WR外部RAM寫選通P3.7RD外部RAM讀選通使P3端品各線處于第二功能的條件是：1、串行I/O處于運行狀態(tài)(RXD,TXD);2、翻開了處部中斷(INT0,INT1);3、定時器/計數(shù)器處于外部計數(shù)狀態(tài)(T0,T1)4、執(zhí)行讀寫外部RAM的指令(RD,WR)在應用中,如不設定P3端口各位的第二功能(WR,RD信叼的產(chǎn)生不用設置,那么P3端口線自動處于第一功能狀態(tài),也就是靜態(tài)I/O端口的工作狀態(tài).在更多的場合是根據(jù)應用的需要,把幾條端口線設置為第

21、二功能,而另外幾條端口線處于第一功能運行狀態(tài).在這種情況下,不宜對P3端口作字節(jié)操作,需采用位操作的形式.端口的負載水平和輸入/輸出操作：P0端口能驅動8個LSTTL負載.如需增加負載水平,可在P0總線上增加總線驅動器.P1,P2,P3端口各能驅動4個LSTTL負載.前已述及,由于P0-P3端口已映射成特殊功能存放器中的P0P3端口存放器,所以對這些端口存放器的讀/寫就實現(xiàn)了信息從相應端口的輸入/輸出.例如：MOVA,P1;把Pl端口線上的信息輸入到AMoVP1,A;把A的內(nèi)容由P1端口輸出MOVP3,#0FFH;使P3端口線各位置l鎖存器的作用在LED和數(shù)碼管顯示方面,要維持一個數(shù)據(jù)的顯示,

22、往往要持續(xù)的快速的刷新.尤其是在四段八位數(shù)碼管等這些要選通的顯示設備上.在人類能夠接受的刷新頻率之內(nèi),大概每三十毫秒就要刷新一次.這就大大占用了處理器的處理時間,消耗了處理器的處理水平,還浪費了處理器的功耗.鎖存器的使用可以大大的緩解處理器在這方面的壓力.當處理器把數(shù)據(jù)傳輸?shù)芥i存器并將其鎖存后,鎖存器的輸出引腳便會一直保持數(shù)據(jù)狀態(tài)直到下一次鎖存新的數(shù)據(jù)為止.這樣在數(shù)碼管的顯示內(nèi)容不變之前,處理器的處理時間和IO引腳便可以釋放.可以看出,處理器處理的時間僅限于顯示內(nèi)容發(fā)生變化的時候,這在整個顯示時間上只是非常少的一個局部.而處理器在處理完后可以有更多的時間來執(zhí)行其他的任務.這就是鎖存器在LED和數(shù)碼管顯示方面的作用：節(jié)省了珍貴的MCU時間.鎖存器和緩沖器的作用是什么？鎖存器廣泛用于計算機與數(shù)字系統(tǒng)的輸入緩沖電路,其作用是將輸入信號暫時存放,等待處理,這一方面由于計算機或數(shù)字系統(tǒng)的操作都是有序進行的,通常不可能信號一到即刻處理,另一方面,也可預防輸入信號的各個位到達時間不一致造成競爭與險象.鎖存器就是把當前的狀態(tài)鎖存起來,使CPU送出的數(shù)據(jù)