計(jì)算機(jī)組成原理實(shí)驗(yàn)移位暫存器

1、寄存器組的設(shè)計(jì)與實(shí)現(xiàn)1、 實(shí)驗(yàn)?zāi)康?、 學(xué)習(xí)掌握Quartus軟件的基本操作；2、 理解寄存器組的工作原理和過(guò)程；3、 設(shè)計(jì)出寄存器組并對(duì)設(shè)計(jì)的正確性進(jìn)行驗(yàn)證。2、 實(shí)驗(yàn)內(nèi)容能移位的暫存器實(shí)驗(yàn)。具體要求：1、 用圖形方式設(shè)計(jì)能移位的暫存器電路原理圖，分別實(shí)現(xiàn)左移、邏輯右移和算術(shù)右移；2、 測(cè)試波形時(shí)要用時(shí)序仿真實(shí)現(xiàn)，測(cè)試數(shù)據(jù)不要全為0或者全為1，算術(shù)右移的測(cè)試數(shù)據(jù)要求為負(fù)數(shù)（即符號(hào)位為1）；3、 將設(shè)計(jì)文件封裝成器件符號(hào)；4、 數(shù)據(jù)寬度最好為16位。3、 實(shí)驗(yàn)裝置安裝有Quartus軟件的PC機(jī)一臺(tái)4、 實(shí)驗(yàn)提示1、74198:8位雙向移位寄存器74198芯片如圖。CLRN為清零端，S1S0為

2、模式選擇端，選擇移位方式；輸入端口AH為并行輸入端，用于為移位寄存器置數(shù)；SLSI、SRSI為串行輸入端，表示移位后的補(bǔ)充值；CLK為移位時(shí)鐘；QAQH為輸出端。功能表：輸入輸出模式時(shí)鐘串行并行CLRNS1S2CLKSLSISRSIA.HQAQB.QGQH0XXXXXX00.001XX0XXXQA0QB0.QG0QH0111XXa.hab.gh101X1X1QAn.QFnQGn101X0X0QAn.QFnQGn1101XXQBnQCn.QHn11100XXQBnQCn.QHn0100XXXQA0QB0.QG0QH074244：三態(tài)2、 設(shè)計(jì)原理提供的74198芯片具有移位暫存功能，選擇合適芯片通過(guò)數(shù)據(jù)位擴(kuò)展，設(shè)計(jì)16位移位暫存器。1）設(shè)計(jì)思路：將16位數(shù)據(jù)分別輸入到兩個(gè)8位的移位寄存器，然后將數(shù)據(jù)經(jīng)過(guò)三態(tài)門輸出。在左移時(shí)，整體左移，末位添0,：將低8位寄存器的最高位輸出作為高8位寄存器左移的補(bǔ)位，低8位寄存器末位添0；邏輯右移時(shí)，首位添0：將高8位寄存器輸出的最低位作為低8寄存器最高位的補(bǔ)位，高8位首位補(bǔ)0；算術(shù)右移時(shí)：高8位寄存器首位不變，低8位寄存器首位為高8位寄存器的末位輸出。2）設(shè)計(jì)電路圖如下：波形仿真：波形分析：輸入為器件封裝：總結(jié)：該實(shí)驗(yàn)總體上來(lái)說(shuō)比較簡(jiǎn)單，但是在設(shè)計(jì)實(shí)驗(yàn)的時(shí)候由于對(duì)補(bǔ)位的設(shè)計(jì)不是很準(zhǔn)確，出過(guò)多次毛病，在不斷的嘗試下最終還是解決，主要是在設(shè)計(jì)時(shí)容易