電子電路課程設計-數字電子鐘計時系統(tǒng)的設計與裝配

1、淮陰師范學院 引 言 數字電子鐘是一種用數字電路技術實現時、分、秒計時的裝置，并且在此基礎上，還能夠實現整點報時、定時鬧鐘等功能。與機械式時鐘相比具有更高的準確性和直觀性，且無機械裝置，具有更長是使用壽命，因此得到了更廣泛的使用，數字電子鐘從原理上講是一種典型的數字電路，其中包括了組合邏輯電路和時序電路。設計過程采用系統(tǒng)設計的方法，先分析人物，得到系統(tǒng)要求，然后進行總體設計，劃分子系統(tǒng)，然后進行詳細設計，覺得各個功能子系統(tǒng)中的內部電路，最后進行測試。本課程設計針對數字電子時鐘的設計要求，提出了一個個整體設計方案，進行由上而下層次化的設計，先定義和規(guī)定各個模塊的結果，再對模塊內部進行詳細設計分析

2、。根據可采用的芯片，設計恰當的模塊組合調試，最終在Protues下仿真通過。目 錄1、設計指標及要求41.1設計指標41.2具體要求42、設計原理42.1整機的系統(tǒng)框圖42.2單元電路的設計53、設計內容與步驟64、參考元器件75、各單元電路的設計方案及原理說明75.1設計方案75.2設計、調試要點76、電路的裝配與調試過程86.1電路焊接86.2調試過程86.3數字電子鐘電路圖96.4調試結果與分析97、設計心得體會 98、參考文獻及資料101、設計指標及要求1.1設計指標（1）顯示時、分、秒，采用24小時制。（2）具有校時功能，可以對小時和分單獨校時，對分校時的時候，停止分向小時進位。校時

3、時鐘源可以手動輸入或借用電路中的時鐘。（3）為了保證計時準確、穩(wěn)定，建議由晶體振蕩器提供標準時間的基準信號。1.2具體要求（1）畫出總體設計框圖，以說明數字鐘由哪些相對獨立的功能模塊組成，標出各個模塊之間互相聯(lián)系，時鐘信號傳輸路徑、方向和頻率變化。并以文字對原理作輔助說明。（2）設計各個功能模塊的電路圖，加上原理說明。（3）選擇合適的元器件，設計、選擇合適的輸入信號和輸出方式，在確保電路正確性同時，輸入信號和輸出方式要便于電路的測試和故障排除。在線路板上接線驗證、調試各個功能模塊的電路。（4）在驗證各個功能模塊基礎上，對整個電路的元器件和布線，進行合理布局，進行整個數字鐘電路的接線調試。2、設

4、計原理 2.1整機的系統(tǒng)框圖 如圖a，該系統(tǒng)由振蕩器、分頻器、“時、分、秒”計數器、譯碼器及顯示器、校時電路、整點報時電路等組成。石英晶體振蕩器和分頻器產生整個系統(tǒng)的時基信號，它直接決定計時系統(tǒng)的精度。“秒計數器”采用六十進制計數器，每累計60秒向“分計數器”進位；“分計數器”采用六十進制計數器，每累計60分向“時計數器”進位；“時計數器”采用二十四進制計數器，按照“24翻1”規(guī)律計數?！皶r、分、秒”計數器的輸出經譯碼器送顯示器顯示。校時電路用來當計時出現誤差時對“時、分、秒”進行校對調整。整點報時電路是根據計時系統(tǒng)的輸出狀態(tài)產生一脈沖信號，然后去觸發(fā)音頻發(fā)生器實現報時。時顯示器秒顯示器分顯示

5、器時譯碼器秒譯碼器分譯碼器報時時計數器分計數器秒計數器校時電路 分頻器振蕩器 圖a 數字電子鐘的邏輯框圖 2.2單元電路的設計 振蕩器 振蕩器是數字鐘的核心。振蕩器的穩(wěn)定度及頻率的精確度決定了數字鐘計時的準確程度，通常選用石英晶體構成振蕩器電路。一般來說，振蕩器的頻率越高，計時精度越高。圖b為晶體振蕩器電路，假設取晶體的頻率為100Hz。 yo(100KHz)RF11R150K22M100KHZ3/22pF20pF 圖b 晶體振蕩器 圖c CD4060的原理圖 分頻器 分頻器的功能主要有兩個：一是產生標準秒脈沖信號；二是提供功能擴展電路所需要的信號，如仿電臺報時用的1kHz的高音頻信號和500

6、Hz的低音頻信號等。 時分秒計數器的設計 分和秒計數器都是模M=60的計數器，其計數規(guī)律為00-01-59-00時計數器是一個“24翻1”的特殊進制計數器，即當數字鐘運行到23時59分59秒時，秒的個位計數器再輸入一個秒脈沖時，數字鐘應自動顯示為00時00分00秒，實現日常生活中習慣用的計時規(guī)律。 譯碼顯示電路 譯碼顯示電路的功能是將“秒”、“分”、“時”計數器的輸出代碼進行翻譯，并用十進制數顯示出來。 校時電路的設計 當數字鐘接通電源或者計時出現誤差時，需要校正時間（或稱校時）。校時是數字鐘應具備的基本功能。校“分”、“時”的原理采用加速校時?！胺帧毙r利用琴鍵開關將秒脈沖信號送到分計數器

7、中，使分計數器以秒的節(jié)奏快速計數。當分計數器的顯示與標準時間數值相符時，松開琴鍵開關，分計數器繼續(xù)接受來自秒計數器的輸出進位信號，恢復正常工作。同理，“時”校時電路的工作原理與“分”校時電路完全相同。 整點報時電路 當計數器在每次計時到整點前5秒鐘時，開始報時。即當“分”計數器為59，“秒”計數器為55時，報時電路發(fā)出一控制信號，并要求該信號持續(xù)時間為5秒鐘，由該信號控制蜂鳴器鳴叫5聲。3、設計內容與步驟（1）設計秒脈沖發(fā)生器；（2）設計“時”、“分”、“秒”計數器；（3）設計時分秒譯碼顯示電路；（4）設計校時電路、報時電路，安裝各單元電路，要求布線整齊、美觀，便于級聯(lián)與調試；（5）測試數字鐘

8、系統(tǒng)的功能；（6）畫出數字鐘系統(tǒng)的詳細邏輯電路圖；（7）寫出設計性實驗報告。（8）焊接并調試一個計時系統(tǒng)的PCB成板4、參考元器件一、可預置4位二進制計數器（74HC161）2、 二/五/十進制計數器（74HC290），3、 同步十進制計數器（74HC160），4、 譯碼驅動器（74LS47），兩輸入四與非門（74HC00），5、 三輸入三與非門（74HC10），6、 雙JK觸發(fā)器（74LS76），7、 石英晶體32.768KHz，8、 七段共陽極數碼管（LED），電阻和導線等。5、各單元電路的設計方案及原理說明 5.1設計方案 （1）采用晶體振蕩器 晶體振蕩器電路給數字鐘提供一個頻率穩(wěn)定準確

9、的32768z的方波信號，可保證數字鐘的走時準確及穩(wěn)定。 （2）用CD4060和D觸發(fā)器作分頻器 數字鐘的晶體振蕩器輸出頻率較高，為了得到1Hz的秒信號輸入，需要對振蕩器的輸出信號進行分頻。CD4060在數字集成電路中可實現的分頻次數最高，而且CD4060還包含振蕩電路所需的非門，使用更為方便。CD4060計數為14級2進制計數器，可以將32768HZ的信號分頻為2HZ，其次CD4060的時鐘輸入端兩個串接的非門，因此可以直接實現振蕩和分頻的功能。D觸發(fā)器是構成二分頻的計數器，這樣就得到了1 HZ秒脈沖信號。 （3）采用74Ls90做計時器 5.2設計、調試要點 組裝電子鐘，注意，器件管腳的連

10、接一定要準確，“懸空端”、“清0端”、“置1端”要正確處理，調試步驟和方法如下： （1）可以先將系統(tǒng)劃分為振蕩器、計數器、分頻器、譯碼顯示等部分，對它們分別進行設計與調試，最后聯(lián)機統(tǒng)調。 （2）各部件設計安裝完畢后，用示波器或頻率計觀察石英晶體振蕩器的輸出頻率。 （3）將晶振輸出的脈沖信號送入分頻器，用示波器或頻率計觀察分頻器的輸出頻率是否達到設計要求。 （4）將頻率為1Hz的標準秒脈沖信號分別送入“時“分”、“秒”計數器，檢查各級計數器的工作狀況。 （5）將合適的BCD碼分別送入各級譯碼顯示器的輸入端，檢查數碼顯示是否正確。各部件調試正常后，進行組裝聯(lián)調，檢查校準電路是否可以實現快速校時，最

11、后對系統(tǒng)進行微調。 （6）當分頻器和計數器調試正常后，觀察電子鐘是否正常地工作。6、電路的裝配與調試過程 6.1電路焊接 (1)根據設計好的電路圖，進行焊接電路 (2)在焊接電路前，先在萬能板對整個電路進行電路的布局，盡量做得整潔美觀 (3)焊接電路時，一定要給芯片提供工作電壓，要有統(tǒng)一的電源走線，地線走線。 (4)焊接電路時，要膽大心細，別焊錯腳了。能盡量走線的就盡量走線，不能的就接導線，導線剛剛好就行了，不能過長。 (5)焊點要合格，不能出現虛焊等情況，否則會接觸不良 6.2調試過程 (1)可以分模塊調試，分成秒信號發(fā)生器電路，秒計數器和顯示電路，分計數器和顯示電路，時計數器和顯示電路，校

12、時電路，正點報時電路，清零電路七大模塊來調試 (2)整體調試 (3)調試過程中若發(fā)現故障，仔細檢查并處理故障6.3數字電子鐘電路圖 圖d 數字電子鐘電路圖 6.4調試結果與分析 由圖d所示的數字中系統(tǒng)組成框圖按照信號的流向分級安裝，逐級級聯(lián)。這里的每一級是指組成數字中的各個功能電路。 級聯(lián)時如果出現時序配合不同步，或劍鋒脈沖干擾，引起的邏輯混亂，可以增加多級邏輯門來延時。如果顯示字符變化很快，模糊不清，可能是由于電源電流的跳變引起的，可在集成電路器件的電源端Vcc加退藕濾波電容。通常用幾十微法的大電容與0.01F的小電容相并聯(lián)。7、設計心得體會 大二上學期我們學習了數字電子電路和模擬電子電路，

13、對電子技術有了一些初步了解，但那都是一些理論的東西。通過這次對數字鐘的設計與制作，讓我們了解了電路的設計程序，也對數字鐘的原理與設計理念有了一定的了解。我們知道了如何設計出1HZ的信號，也對時分秒的設計有了一定的了解，并且知道在實際電路一般步驟為由數字鐘系統(tǒng)組成框圖按照信號的流向分級安裝，逐級級聯(lián)，這里的每一級是指組成數字鐘的各功能電路。級聯(lián)時如果出現時序配合不同步，或尖峰脈沖干擾，引起邏輯混亂，可以增加多級邏輯門來延時。 同時，在此次的數字鐘設計過程中，我們更進一步地熟悉了芯片的結構及掌握了各芯片的工作原理和其具體的使用方法，也鍛煉了自己獨立思考問題的能力和通過查看相關資料來解決問題的習慣。

14、雖然這只是一次簡單的課程設計，但通過這次課程設計我們了解了課程設計的一般步驟，和設計中應注意的問題。設計本身并不是有很重要的意義，而是我們對待問題時的態(tài)度和處理事情的能力。 此外，我們也深刻地體會到設計一個電路前先進行仿真的重要性，更深有體會，最后的成品不一定與仿真時完全一樣，所以，在設計時應考慮兩者的差異。 最后，設計的時候應該不怕麻煩，反復檢測，步步檢測，力求每一步都沒有錯誤。 總的來說，我們在這次課程設計中加強了理論知識的學習和提高了動手能力和思考能力以及分析問題，解決問題的能力。 在這次數字電子鐘設計過程中，通過自己的努力，成功地完成任務，有種如釋重負的感覺，同時，看到成功鬧鐘的數字電子時鐘，心中更多的是一種成就感。在整個課程設計中，我們也遇到了許多的難題。例如顯示器無法正常顯示數字，剛開始我們還以為是線路接法存在問題，經過多次仔細檢查最終問題才得到解決。并最終完成了數字時鐘的設計。過程是艱辛的，但結果是令人興奮的，看著自己設計的東西一分一秒的走著，心理覺得非常有成就感，這兩個星期的努力并沒有付諸東流。雖然實驗已經告一段落，但是我們學習的道路還很長。此次實驗讓我明