電氣制圖與CAD實(shí)驗(yàn)報(bào)告

1、 電氣制圖及CAD實(shí)驗(yàn)報(bào)告 - 一小時(shí)電子計(jì)時(shí)器：榮宗學(xué)號(hào)：8專業(yè)：自動(dòng)化專業(yè)1、 實(shí)驗(yàn)簡(jiǎn)介 此次實(shí)驗(yàn)主要是兩個(gè)實(shí)驗(yàn)的設(shè)計(jì)，數(shù)字秒表與電子計(jì)時(shí)器。由于當(dāng)時(shí)由于學(xué)校的一些社會(huì)實(shí)踐的工作比較忙，因此選擇了這些較為簡(jiǎn)單的實(shí)驗(yàn)科目進(jìn)行，并完成了數(shù)字秒表的原理圖繪制與PCB板制作。后期在數(shù)字秒表的基礎(chǔ)上，加上部分元器件完成了功能更加復(fù)雜的電子計(jì)數(shù)器的原理圖繪制與PCB板的制作。由于兩個(gè)電路的工作原理相似，電子計(jì)數(shù)器包涵了數(shù)字秒表的功能，本文在給出數(shù)字秒表的原理圖與PCB板之后，著重從電子計(jì)數(shù)器進(jìn)行詳細(xì)介紹。包括電子計(jì)數(shù)器原理圖的multisim軟件仿真，電路各個(gè)模塊功能的分析，主要芯片的功能介紹以及部封

2、裝和引腳分布，之后利用protel軟件繪制出電子計(jì)數(shù)器的原理圖與PCB板。數(shù)字秒表只能完成00到59秒的計(jì)時(shí)功能，而電子計(jì)數(shù)器則可以完成從00:00到59:59的計(jì)時(shí)功能，并在控制電路的作用下實(shí)現(xiàn)快速校分，清零，自動(dòng)報(bào)時(shí)等功能。2、 實(shí)驗(yàn)器件介紹主要芯片引腳圖及功能表CD4511譯碼器圖2.2.1 CD4511譯碼器引腳圖表2.2.1 CD4511譯碼器功能表輸入輸出LTBILED4D3D2D1gfedcba字符測(cè)燈0××××××11111118滅零10×00000000000消隱鎖存111×××

3、;×顯示LE=01時(shí)數(shù)據(jù)譯碼110000001111110110000100001101110001010110112110001110011113110010011001104110010111011015110011011111006110011100001117110100011111118110100111001119CD4518計(jì)數(shù)器 圖2.2.2 CD4518BCD碼計(jì)數(shù)器引腳圖表2.2.2 CD4518BCD碼計(jì)數(shù)器功能表：輸入輸出CRCPENQ3Q2Q1Q0清零1××0000計(jì)數(shù)01BCD碼加法計(jì)數(shù)保持0×0保持計(jì)數(shù)00BCD碼加法計(jì)數(shù)保

4、持01×保持CD4040分頻器圖2.2.3 CD4040分頻器引腳圖NE555定時(shí)器圖2.2.2 NE555定時(shí)器引腳圖表2.2.2 NE555定時(shí)器功能表(引腳4 )Vi1(引腳6)Vi2(引腳2)VO(引腳3)0××01>2/3Vcc>1/3Vcc01<2/3 Vcc<1/3Vcc11<2/3 Vcc>1/3Vcc不變74LS74 D觸發(fā)器圖2.2.5 74LS74D觸發(fā)器引腳圖表2.2.5 74LS74D觸發(fā)器功能表輸入輸出CPD清零×01×01置“1”×10×10送“0”11001

5、送“1”11110保持011×保持不允許×00×不確定74LS00 雙四與非門圖2.2.6 74LS00雙四與非門引腳圖74LS20 四入雙與非門圖2.2.7 74LS20 四入雙與非門引腳圖74LS21四入雙與門圖2.2.8 74LS21四入雙與門引腳圖3、 電路設(shè)計(jì)及結(jié)果3.1數(shù)字秒表原理圖3.2數(shù)字秒表PCB板布線圖3.3數(shù)字秒表PCB板3D圖3.4電子計(jì)時(shí)器設(shè)計(jì)原理3.4.1、各部分電路解析3.4.1.1、脈沖發(fā)生電路 脈沖發(fā)生電路即為電子計(jì)時(shí)器產(chǎn)生脈沖的電路，本文采用NE555振蕩器和CD4040分頻器產(chǎn)生實(shí)驗(yàn)所需要的脈沖信號(hào)頻率其中：f0=1.44/(

6、R1+2R2)C=4.38kHz R1=1K,R2=3K,C=0,047uF。12CD4040的最大分頻系數(shù)是2 ，即Q12= f0/2 =1Hz（理論值為1.068579Hz，每小時(shí)慢231.04秒），從Q12可以輸出1Hz，從Q11可以輸出2Hz，從Q6可以輸出500Hz，從Q7可以輸出1kHz。 Multisim仿真電路如圖1：圖13.4.1.2、計(jì)時(shí)電路 本文采用二十進(jìn)制加法計(jì)數(shù)器CD4518來實(shí)現(xiàn)來實(shí)現(xiàn)計(jì)時(shí)電路。CD4518時(shí)一種常用的8421BCD碼加法計(jì)數(shù)器。每一片CD4518集成電路中集成了兩個(gè)相互獨(dú)立的計(jì)數(shù)器，正好作為計(jì)時(shí)器的分位（0059）與秒位（00-59）的計(jì)數(shù)。當(dāng)清零

7、端輸入1，EN端為1且CP端輸入時(shí)鐘信號(hào)。其輸出端Q3 Q2 Q1 Q0輸出從0000到1001（即十進(jìn)制中的0到9）的循環(huán)。所以當(dāng)使用其作為分和秒的個(gè)位進(jìn)行計(jì)數(shù)時(shí)不需對(duì)其進(jìn)行反饋清零，而用其進(jìn)行分和秒的十位計(jì)數(shù)時(shí)，需要在Q3 Q2 Q1 Q0輸出0110時(shí)（即十進(jìn)制中的6），對(duì)其進(jìn)行清零（因?yàn)镃D4518是異步清零）。 Multisim仿真電路如圖2：（由于截圖限制，只截下了部分電路，下同）圖23.4.1.3、譯碼顯示電路本文選用CD4511數(shù)碼管驅(qū)動(dòng)芯片，將計(jì)數(shù)電路產(chǎn)生的即使信號(hào)轉(zhuǎn)化為數(shù)碼管的顯示信號(hào)。此處數(shù)碼管選用共陰雙字顯示器，來自計(jì)數(shù)電路的信號(hào)通過譯碼器CD4511，為了避免電路中的

8、電流過大而燒壞電路，本實(shí)驗(yàn)中在數(shù)碼管的每一個(gè)顯示輸入端加上了限流電阻（約330歐姆）。 Multisim仿真電路如圖3：（同上，只截下分位電路）圖33.4.1.4、報(bào)時(shí)電路記蜂鳴器的符號(hào)為W，根據(jù)報(bào)時(shí)要現(xiàn)三低一高整點(diǎn)報(bào)時(shí)（59分53秒、59分55秒、59分57秒低聲報(bào)時(shí)，59分59秒高聲報(bào)時(shí)）。得到報(bào)時(shí)電路的表達(dá)式如下：W=5953*f3+5955*f3+5957*f3+5959*f4=5953(2*f3+4*f3+6*f3+8*f4)本模塊中采用74LS00、74LS20、74LS21、蜂鳴器的組合產(chǎn)生了需要的電路。Multisim仿真電路如圖4：圖43.4.1.5、控制電路3.4.1.5.

9、1、校分電路為了快速對(duì)計(jì)時(shí)器進(jìn)行調(diào)時(shí)，并且檢測(cè)的電路報(bào)時(shí)功能。在該電子計(jì)時(shí)器中設(shè)計(jì)了快速較分電路。校分電路要實(shí)現(xiàn)的功能為：當(dāng)開關(guān)打到“0”時(shí)，計(jì)數(shù)器能夠正常計(jì)數(shù)；當(dāng)開關(guān)打到“1”時(shí)，分計(jì)數(shù)器輸入2Hz的脈沖實(shí)現(xiàn)快速的計(jì)數(shù)，調(diào)整分位的顯示，而秒位則保持不變?？紤]到事件情況中容易出現(xiàn)抖動(dòng)的現(xiàn)象，電路中引入了D觸發(fā)器，由于D觸發(fā)器的輸出端只在時(shí)鐘的上升沿變化，而其他時(shí)刻保持上一次的電平，很好的實(shí)現(xiàn)了防抖動(dòng)的功能。相對(duì)應(yīng)的在清零電路中也可以采用同樣的方式解決抖動(dòng)的問題。圖53.4.1.5.2、清零電路 考慮到電子計(jì)數(shù)器功能的完整性，應(yīng)該具備在任意時(shí)刻將計(jì)時(shí)器復(fù)位的功能，因此設(shè)計(jì)了清零電路，來實(shí)現(xiàn)這一功

10、能。因?yàn)榍懊?4LS74還有一端沒有用著，正好可以利用剩余的部分接到開關(guān)上來實(shí)現(xiàn)同步清零。（實(shí)際連接中發(fā)現(xiàn)，此處可以不設(shè)置防抖動(dòng)電路）（此處由于截圖不變略去，見總圖6）3.4.2、整體電路及PCB板3.4.2.1、電子計(jì)時(shí)器multisim模擬仿真電路 由于軟件的原因部分元器件的符號(hào)與實(shí)際芯片有所差異，對(duì)部分進(jìn)行了等效替代，但是實(shí)現(xiàn)了相同的功能，因此驗(yàn)證了實(shí)驗(yàn)電路的正確性。原理圖見圖6：圖63.4.2.2、電子計(jì)時(shí)器Protel原理圖圖73.4.2.3、電子計(jì)時(shí)器PCB板布線圖圖83.4.2.4、電子計(jì)時(shí)器PCB板3D圖圖94、 實(shí)驗(yàn)總結(jié) 本課程為期三個(gè)禮拜，在實(shí)驗(yàn)的過程中，盡管由于社會(huì)實(shí)踐等原因最終的實(shí)驗(yàn)沒有做好充足的準(zhǔn)備，但是，整個(gè)的實(shí)驗(yàn)過程。整個(gè)關(guān)于CAD制圖的細(xì)節(jié)基本了解到了。繪圖的過程中遇到了一個(gè)不小的麻煩，由于元器件數(shù)量比數(shù)字秒表明顯增加，使得導(dǎo)入PCB之后令人眼花繚亂，無從下手。為了兼顧布局的美觀與線路的清晰簡(jiǎn)潔。我決定按照原理圖的布局進(jìn)行PCB板布局，再通過細(xì)微部分的調(diào)節(jié)盡量縮小板子的尺寸。板子尺寸的縮小給后期的布線增加了工作量，經(jīng)過反反復(fù)復(fù)很多次的嘗試之后，我選擇了自動(dòng)布線。但是效果并不理想，因此我又在這基礎(chǔ)上，對(duì)部分線路