微機原理課程設計用8088構成最小系統

1、微機原理課程設計學號： 04113024班級： 041131姓名：何怡目錄概述一.8088CPU具引線功能二.8088CPU內部結構三.芯片介紹1 地址鎖存器8282 (74LS3732 數據雙向收發(fā)器8286 (74LS2453 - 6264(SRAM的弓I腳4 - 2764(EPR。M勺弓I線、功能5 -中斷控制器8259A6 并行接口芯片8255A7 數模變換器0832四.電路介紹1 808釀小系統地址總線、數據總線、控制總線的形成2存儲器電路及譯碼電路設計3 8位A/D變換接口電路4 8位D/A變換接口驅動直流電機5 步進電機控制電路186 - 8259中斷實驗19五.設計心得20概述

2、一、課程設計的要求(1)用808幽成最小系統，完成數據總線，地址總線，控制總線的電路設計(2)用0809&成8位溫度A/D變換接口電路(3)用0832&成8位D/A變換接口電路驅動直流電機(4)用825腳825到成步進電機控制電路(5)用兩片276優(yōu)成ROM：擴展，設計地址分配譯碼電路，地址為 FFFF0H-FFFFFH(6)用兩片626杭成RAM：擴展，設計地址分配譯碼電路，地址為0000H3FFFH系統的總體組成g 5 57 5 52 l- fr-rt- 2 B回CP回P初曉最小系轎電路定時才數 8253山南附功率或劭0032直流電粗控制系統的組戌框1處理器芯片選用8088當8088的MN

3、/MX腳接+5V電壓時，8088工作在最小方式下時鐘發(fā)生器采用8284A5片主微處理器CPLU4用8088芯片總線鎖存器采用74LS373,用ALE的下降沿鎖存。由于8088中地址線有20 條，所以地址鎖存要三個8282。數據收發(fā)器用來對數據進行緩沖和驅動，并控制數據發(fā)送和接收方向，向CPU專送IO的數據或向IO傳送CPI供的數據。同樣由于8088中 數據線只有8條，所以數據收發(fā)器只要一個8286就可以了。 地址譯碼器采用74LS138,用地址線的高三位（即 A19 A1& A17三 位）。譯碼輸出Y0-Y7,共可以控制8個I/O芯片在最小方式下，8088CPL會直接產生全部總線控制信號。2）

4、只讀存儲器采用ROM 芯片 2764（或 27128），隨機存儲器6264（或62128）3） A/D 轉換采用0809 芯片4）用0832 D/A 轉換芯片的模擬信號去驅動直流電機5） 8253+8255 去控制步進電機6）顯示器控制電路7）鍵盤控電路8）時鐘電路、加電復位和復位電路。9）地址分配ROM 1： 0000H1FFFHROM2:2000H3FFFH8254:4000H計數器 4010H +00H 計數器 1: 4010H +01H 計數器 2: 4010H +02H控制寄存器：4010H +03H8255: 4010HA口： 4020H+00H B 口： 4020H+01H CH

5、: 4020H+02H 控制寄存器：4020H+03H0809:4020H0832： 4030HRAM1:8000H9FFFHRAM2:A000HBFFFHROM: 0000H 3FFFHRAM: 8000H-BFFFHAD: 00H 07HDA: 40H 41H鍵盤相關：100H 103H顯示相關：140H 141H步進電機相關：200H 207H功能描述：在最小方式下，8088CPU生全部總線才5制信號，由 2764和6264構成了 16KB的RO麗16KB的RAM在此基礎上，分別實現接口邏輯一 8088CPIM具引線功能8088CPU 是一塊具有40 條引出線的集成電路芯片，其個引出線的

6、定義如圖1, ，所示。為了減少芯片的引線，有許多引線具有雙重功能，采用分時復用的工作方式，及在不同的時刻，這些引線上的信號是不同的。同時，8088CPUE有MN/MX俞入引線，用以決定8088CPUT作在哪種本K式下，當 MN/MX=1寸， 8088CPUT作在最小模式下。此時，才成的微型機中包括一個8088CPU且系統總線由CPU勺引線形成，微型機所用的芯片最少。當 MN/MX=, 8088CPU： 作在最大模式下。在此模式下，構成的微型計算機中除了有8088CPUL外，還可以接另外的CPU（如8087）,構成多微處理器系統。同時，這時的系統總線要 由8088的CPU勺引線和總線控制器（82

7、88）共同形成，可以構成更大規(guī)模的系 統。GN 口A14A13A12AllA10A9A8AD7AD6 AD5AD4AD3 .AD2 .AD1ADO .NM1JINTRjCLK產GND J10LI121314151617Iti1920CPU dl30292827262524232221Vcc , A15 JA16/S3j- A17/S41.A18/S5匕 A13/S63 SSO/ MN/而3 KDJ HOLD jHLDAfwjM /To3m/rj廊jALEnri .)TESTU READY3 RESET最大方式(WGT0J (RQ/Gli).lock).(S2).(S? (SO) (QSO) (

8、QS1) 8088引腳說明最小方式圖1 8088微處理器引線圖8088最小模式下的引線在最小模式下，8088c P U的引線如圖1所示，（不包括括號內的信號）， 它們是：A6A9/S3S:這是4條時間復用，三態(tài)輸出的引線，在8088CPIB行指 令的過程中。某一時刻從這4條線上送出地址的最高4位一Ai6A9,而在另外的 時刻，這四條線送出狀態(tài) 4S。這些狀態(tài)信息里，&始終為低，&指出狀態(tài)寄存器中的中斷允許標志的狀態(tài)，它在每個時鐘周期開始時被更新，S4和&用來指示CPU在使用的段寄存器。在CPU!行輸入輸出操作時，不使用這四位地址，故在送出地址的時間里，這4 條線輸出低電平。在一些特殊的情況下（

9、如復位或 DMAS作時），這4條線還可以處于高阻（或 浮空或三態(tài)）狀態(tài)。aA5：它們是三態(tài)輸出引線，在 CPIM址內存或接口時，由這些引線送出 地址A8Al5,在某種特殊情況下，這些引線也可以處于高阻狀態(tài)。ADAD:它們是地址數據分時復用的輸入輸出信號線，具信號是經三態(tài)門輸出地，由于8088 微處理器只有40 條引腳，而它的數據線為8 位，地址線為20位，因此引線數不能滿足輸入輸出的要求。于是在CPlft部就采用時分多路開關，將低八位地址信號和8 位數據信號綜合后。通過8 條引腳輸入輸出，利用定時信號區(qū)分是是數據信號還是地址信號。通常CPUS讀寫存儲器和外設時，總是要先給出存儲單元的地址或外設

10、單元的地址，然后才讀寫數據，因此地址數據在時序上是有先后的 .IO/M:它是CPU勺三態(tài)輸出控制信號，用于區(qū)分當前操作是訪問存儲器還是訪問 IO 端口，若引腳輸出低電平，則訪問存儲器，若引腳輸出高電平，則訪問 IO 端口。WR它是CPU勺三態(tài)輸出控制信號，該引腳輸出低電平時，表示CPU正處于寫存儲器或寫IO 端口的狀態(tài)。DT/R:它是CPU勺三態(tài)輸出控制信號，用于確定數據傳送的方向。高電平為發(fā)送方向，低電平為接收方向。DEN這是CP3三態(tài)門輸出的控制信號，該引腳為低電平時，表示數據總線上有有效的數據。它在每次訪問內存或接口以及在中斷響應期間有效。它常用作數據總線驅動器的片選信號。ALE三態(tài)輸出

11、控制信號，高電平有效，當它有效時，表明 CPUS其引線 送出有效的地址信號，因此，它常作為鎖存控制信號講 AA9鎖存于地址鎖存 器的的輸出端。RD它是讀選通三態(tài)輸出信號，低電平有效，當其有效時表示CPUE進行存儲器的讀或IO 口的讀操作。READY它是準備就緒輸入信號，高電平有效，當 CPU寸存儲器和IO 口進 行操作時，在T3周期開始采樣READY1號，若其為底，表明被訪問存儲器或IO 口還未準備好數據，則應在 T3周期以后插入TwAIT （等待周期），然后在TWAIT周 期中采樣READY&號，直到READY&號有效，Twait信號才可以結束，進入丁4周 期，完成數據傳送。INTR:它是可

12、屏蔽中斷請求輸入信號，高電平有效，CPUE每條指令執(zhí)行的最后一個T 狀態(tài)采樣該信號以決定是否進入中斷響應周期。TEST它是可用WAIT指令對該引腳盡心測試的輸入信號，低電平有效， 當該信號有效時，CP邸續(xù)執(zhí)行程序，否則CPU!入等待狀態(tài)，這個信號在每 個時鐘周期的上升沿由內部電路進行同步。NIM:它是非屏蔽輸入中斷信號，邊沿觸發(fā)，上升沿有效，這條引腳上的 信號不能用軟件進行屏蔽，所以由高到低的變化將使CPUS執(zhí)行指令結束后就引起中斷。RESET它是CPU勺復位輸入信號，高電平有效，為使 CPUS成內部復位 過程，該信號至少在4 個時鐘周期內保持有效。INTA:它是CPU俞出地中斷響應信號，是

13、CPU寸外部卒&入的INTR中斷請求 信號的響應，在響應中斷的過程中，由INTR引出端送出兩個負脈沖，可用做外 部中斷源的中斷向量碼的讀選通信號。HOLD它是高電平有效的卒&入信號，用于向 CPU!出保持請求，HLDA這是CPU寸HOLD青求的響應信號，是高電平有效的輸出信號。當 CPU攵到有效的HOLDI號后，就會對做出響應：一方面使 CPU勺所有三態(tài)輸出地地址信號數據信號和相應的控制信號變?yōu)楦咦锠顟B(tài)；同時還輸出一個有效的HLDA表示處理器已放棄對總線的控制。當CPU僉測到HOLDB號為底時，就立即使HALDJ號變低，同時恢復對總線的控制。SSO該信號對8088的34腳，是一條狀態(tài)輸出線，低

14、電平有效。它與IO/M和DT/R 一起決定最小模式下現行總線周期的狀態(tài)。SSO與IO/M、DT/R的組合及對應的操作見下表。M/IO DT/R SSO 操作1 00中斷響應2 01讀I/O端口3 10寫I/O端口1 11暫停（Halt）000取指令操作碼001讀存儲器010寫存儲器011無源CLK這個是時鐘信號輸入端，由它提供 CPUffi總線控制器的定時信號， 8088的標準時鐘頻率為5MHz。Vcc：它是5V的電源輸入引腳GND它是接地端。二 8088CPU 的內部結構8088微處理器的內部結構分為兩部分：執(zhí)行單元（EU和總線接口單元 （BIU）。（如圖2所示）EU單元負責指令的執(zhí)行，它包

15、括運算器（ALU ,通 用寄存器和狀態(tài)寄存器等，主要進行16 位的各種運算及有效地址的運算。BIU單元主要負責與存儲器IO 口設備的接口。它由段寄存器指令指針地址加法器和指令隊列緩沖器組成。地址加法器將段和偏移地址相加，生成20位的物理地ALU數據總線 （16 位）控制器標志寄存qFR哲存寄存器EU口網16位）1P隊列總線 指令隊列緩沖器位）品3線制輯 總控退執(zhí)行部件（EID總線接口部件（BU）圖2 8088微處理器內部結構8088內部寄存器數據寄存器8088有4個16位的數據寄存器，可以存放16位的操作數，它們在需要的時 候，可分為8個8位寄存器來用，這樣就大大增加了使用的靈活性 指針寄存器

16、8088的指針寄存器有兩個：SP和BP, SP是堆棧指針寄存器，由它和堆棧寄 存器一起來確定堆棧在內存中的位置， BP是基數指針寄存器。通常用于存放基 地址。以使8088 的尋址更加靈活變址寄存器SI 是源變址寄存器，DI 是目的變址寄存器，都用于指令的變址尋址。SI 指向源操作數，DI 指向目的操作數控制將寄存器8088 的控制寄存器有兩個：IP ， PSW。 IP 是指令指針寄存器，用來控制CPU的指令執(zhí)行順序，它和代碼段寄存器 CS一起可以確定當前所取的指令的內存地 址。順序執(zhí)行程序時，CPUS取一條指令字節(jié)，IP自動加1,指向下一個要讀 取的字節(jié)，當IP單獨改變時，會發(fā)生段內轉移。當

17、CS和IP同時改變時，會產 生段間的程序轉移。PSM處理機狀態(tài)字，或狀態(tài)寄存器 標志寄存器，用于存 放8088CPUS工作過程中的狀態(tài)，該寄存器是一個 16位的寄存器。8088使用 了其中的9位。C （進位標志）有進位或借位時為1,否則為0; P （奇偶標志位） 當結果中低8位中1的個數為偶數時為1,否則為0; A （半加標志位）在加法 時當位3需向位4進位或借位時為1,否則為0; Z （零標志位）運算結果為0 時，該位為1 ,否則為0; S （符號標志位）運算結果的最高位為 1,則為1, 否則為0; T （陷進標志位）；I （中斷允許標志位）該位為1,處理器響應可屏 蔽中斷，否則不能響應；D

18、 （方向標志位）當該位為1時，用操作指令為自動減 量指令，及從高地址到底地址處理字符串，否則串操作指令為自動增量指令；O（溢出標志位）。段寄存器8088有4個段寄存器：代碼段寄存器CS數據段寄存器DS,堆棧段寄存器SS 和附加段寄存器ES三常用芯片介紹：1 地址鎖存器8282 （74LS373）%（ + 5V）f【X* DO】1234517* DC%8282 】6- DO3TTTTT 二一二 fl 1 5 1 4 5 A ,r - 3d1didididididq(ntG有8個數據輸入端和8個數據輸出端兩個控制引腳：選通信號STB和輸出允許信號OE2 數據雙向收發(fā)器8286 (74LS245)雙

19、向緩裾S286三三三一段玲lv%BflKKBTOFT方向OOB 到 A01A 到 B有8路雙向緩沖電路 兩個控制引腳：方向控制T和輸出允許信號OE3 - 6264 （SRAM 的弓I腳6264 是 8K X 8 SRAMA0A12:為13根地址線D0D7為8位數據線。CS1和CS2:為片選信號，CS1=0, CS2=1時，才能選中芯片。OE:為輸出允許信號，只有在/OE=0時，即其有效時，才允許該芯片將某單元的數據送到芯片外部的D0D7上。W助寫信號，當 WE=0寸，允許將數據寫入芯片,當 WE=1時，允許芯片的數據讀出。4 - 2764 (EPROM的引線、功能AC Al A3 AJ A4A

20、rf A7 AS A9 AtOAtl A122764EPRO怵儲器容量為64K,結才勾為8K*8A0A12 :13條地址線,D0D7 :8條數據線。CE和OE:為控制信號有片選引腳，低電平有效時，分別選中芯片和允許芯片輸出數據。2764的編程由編程控制引腳/PGM和編程電源Vpp控制，在編程時，對引腳加較寬的負脈沖；在正常讀出時，該引腳應該無效。在正常工作時，要求Vpp接+5V;在編程狀態(tài)時，要求Vpp接+25V作為編程電壓5 中斷控制器8259Ac c-c c c G c c cnc c c c Ck, 7 fi 5 4 3 7 1 o OCS砥InDDDD,DDDDASASNr 中C?CG

21、a92010191118121713161415:33IR? SIRSIRS 3IR IRa IRa IR)3 Ra HINT SF/EM 3 CAS 2DlPWd AoINTA_ 5F/FKa JRQ0INTCASo CAS CAS zIRQ 7第59A引腳及功能結構示意圖6 并行接口芯片8255ARESET復位輸入線CS:芯片選擇信號線 CS=0時，表示芯片CS=1時,8255無法與CPU做數據傳輸RD:讀信號線，RD=0且CS=0時,CPU從8255讀取信息或數據。WR: WR=Cfi CS=0時，允許CPU將數據或控制字寫入 8255。D0D7:三態(tài)雙向數據總線，8255與CPUR據傳

22、送的通道PACH PA7:端口 A輸入輸出線，一個 8位的數據輸出鎖存器/緩沖器， 一個8 位的數據輸入鎖存器。工作于三種方式中的任何一種；PBCH PB7:端口 B輸入輸出線，一個 8位的I/O鎖存器， 一個8位的輸入輸 出緩沖器。不能工作于方式二；PCCH PC7:端口 C輸入輸出線，一個 8位的數據輸出鎖存器/緩沖器， 一個8 位的數據輸入緩沖器。端口 C可以通過工作方式設定而分成 2個4位的端 口，每個4位的端口包含一個4位的鎖存器，分別與端口 A和端口 B配 合使用，可作為控制信號輸出或狀態(tài)信號輸入端口。不能工作于方式一或二。8255具有3個相互獨立的輸入/輸出通道端口A1A000A

23、端口01B端口10C端口11控制寄器7 數模變換器0832DAC083/8位D/A轉換器，它采用CMOS：藝制作，具有雙緩沖器輸入結構, 其引腳排列如圖所示，DAC083/弓I腳功能說明：DI0DI7:轉換數據輸入端。、CS片選信號輸入端，低電平有效。ILE :數據鎖存允許信號輸入端，高電平有效。WR1:第一寫信號輸入端，低電平有效,Xfer ：數據傳送控制信號輸入端，低電平有效。WR2:第二寫存號輸入端，低電平有效。3loutl :電流輸出1端，當數據全為1時，輸出電流最大；當數據全為 0時, 輸出電流最小。Iout2 :電流輸出2端。DAC0832ft有：Iout1+Iout2= 常數的特

24、性。Rfb:反饋電阻端。Vref:基準電壓端，是外加的高精度電壓源，它與芯片內的電阻網絡相連接，該電壓范圍為：-10V+10V。VCC和GND芯片的電源端和地端。11Iout1Vlsb DI0,Iout2DI1DI2,RfbDI3DI4VrefDI5DI6 msbDI7 , ILEWR2CSWR1Xfer129819U?DAC08 3265416151413自7四.電路介紹1 8088最小系統地址總線、數據總線、控制總線的形成8088的MN/MX信號線接至+ 5V時，系統就處于最小工作模式，即單處理器系統方式，它適合與較小規(guī)模的應用8088最小模式典型的系統主要由8088CPU寸鐘發(fā)生器828

25、4、地址鎖存器8282及數據總線收發(fā)器8286組成。由于地址與數據、狀態(tài)線分時復用，系統中需要地址鎖存器。地址鎖存信號ALE控制8282的STB用8282鎖存器產生地址總線；用8286收發(fā)器產生緩沖的數 據總線。8088的DEN信號作為8286的輸出允許信號面，僅當 DEN為低電平時, 允許數據經8286進行傳送；8088的DT/R信號用來控制數據傳送的方向，接至 8286的引腳To當DT/R= 1時，CPU&J數據總線發(fā)送數據，當 DT/R= 0時，則 CPU收來自系統總線上的數據。數據線連至內存及I/O接口，需用數據總線收發(fā)器作驅動。在控制總線一般負載較輕，不需要驅動，故直接從8088引出

26、。8088工作與最小模式，此時8088CPUS供所有的總線控制信號，以實現與 存 儲器、I/O接口的選擇。在最小組態(tài)時，系統總線可分為幾個基本部分：地址 總線、數據總線、控制與狀態(tài)信號、中斷與 DMA1號。2 存儲器電路及譯碼電路設計8088最小系統中，地址總線為 A0A19數據總線D0D7對SRAM勺控制信 號有/WR,/RD,IO/M。當IO/M為低電平時，表示cpu對存儲器傳送數據。/RD為 讀信號，低電平有效，/RD有效時表明cpu正在執(zhí)行從存儲器或IO 口的輸入操作數據。/WR為寫讀信號，低電平有效，/WR有效時表明cpu正在執(zhí)行從存儲器 或IO 口的輸出操作數據。在該設計中選用的

27、ROM莫塊芯片為EPROM2764容量為8K*8。RAM模塊芯片為 SRAM6264容量為8K*8。系統要求由16KB的RO防口 16K的RAMfi成。16KB的 ROM!要兩片2764芯片，16K的RAMB要兩片6264芯片。下圖給出了 8088最 小系統組成的16K的ROMF口 16K的RAMff儲器邏輯圖。圖中U1和U2兩片2764 構成16K的ROM真塊；U3和U4兩片6264組成16K的RAM奠塊。地址總線 A0A12作為片內地址分別連接到 U1, U2, U3和U4的相應地址線引腳上。數據 線D0D7作為分別連接到U1, U2, U3和U4的相應數據線引腳上。讀信號/RD 連接到U

28、1, U2, U3和U4的/OE弓I腳上，寫信號/WR連接到兩片6264芯片的/WE 引腳上。6264選引腳CS2接+5V。4個芯片的片選信號由74LS138譯碼器產生。丁不;1曹二3 8位A/D變換接口電路在進行A/D變換時，路地址應先送到ADDAADDC入端。然后在ALE上輸入端加一個正跳變脈沖，將路地址鎖存到 ADC080的部的路 地址寄存器中。這樣，對應路的模擬電壓輸入就和內部變換電路接通。為了啟動變換工作序列，必須在STAR同加一個負跳變信號。此后變換工作就開始進 行，標志ADC0809E在工作的狀態(tài)信號EOC?高電平（閑狀態(tài)）變成為低電平（工 作狀態(tài)）。一旦變換結束，EOCB號就又

29、由低電平變成高電平。此時只要在 OE 端加一個高電平，即可打開數據線的三態(tài)緩沖器，從D0D礎數據線讀得一次變換后的數據。48位口快變換接口 DAC083雙部有兩個寄存器，而這兩個寄存器的控制信號 有五個，輸入寄存器由ILE、CS WR1 空制，DACJ存器由 WR2Xref控制，用 軟件指令控制這五個控制端可實現三種工作方式：直通方式、單緩沖方式、雙 緩沖方式。D/A轉換；單緩沖方式一次三種工作方式區(qū)別是：直通方式不需要選通，直接 選通；雙緩沖方式二次選通。5.步進電機控制電路使用芯片8255 8259控制6. 8259中斷實驗電路一個外部中斷請求信號通過中斷請求線IRQ,傳輸到IMR （中斷屏蔽寄存器），IMR根據所設定的中斷屏蔽字（OCW ,決定是將其丟棄還是接受。如果可以接受，則8259A將IRR （中斷請求暫存寄存器）中代表此IRQ的位置位，以表示此