EDA軟件quartus使用-文檔資料

1、12VHDL程序設(shè)計(jì)完成后，必須利用程序設(shè)計(jì)完成后，必須利用EDA軟件中的綜合器、軟件中的綜合器、適配器、時(shí)序仿真器和編程器等工具進(jìn)行處理，才能使適配器、時(shí)序仿真器和編程器等工具進(jìn)行處理，才能使該設(shè)計(jì)在該設(shè)計(jì)在FPGA /CPLD上完成硬件實(shí)現(xiàn)并進(jìn)行測(cè)試。上完成硬件實(shí)現(xiàn)并進(jìn)行測(cè)試。QUARTUS是是ALTERA提供的提供的FPGA/CPLD集成開發(fā)環(huán)集成開發(fā)環(huán)境，它是境，它是ALTERA前一代前一代FPGA/CPLD集成開發(fā)環(huán)境集成開發(fā)環(huán)境MAX+plus的更新?lián)Q代產(chǎn)品。的更新?lián)Q代產(chǎn)品。利用利用QUARTUS可以完成包括設(shè)計(jì)輸入、綜合、適配、可以完成包括設(shè)計(jì)輸入、綜合、適配、仿真測(cè)試和編程下載

2、等仿真測(cè)試和編程下載等FPGA/CPLD的整個(gè)開發(fā)流程。的整個(gè)開發(fā)流程。34n文本輸入設(shè)計(jì)方法文本輸入設(shè)計(jì)方法n圖形輸入設(shè)計(jì)方法圖形輸入設(shè)計(jì)方法5 n1.1 建立工作庫(kù)文件夾建立工作庫(kù)文件夾n1.2 編輯輸入設(shè)計(jì)文件編輯輸入設(shè)計(jì)文件n1.3 創(chuàng)建工程創(chuàng)建工程n1.4 編譯前設(shè)置編譯前設(shè)置n1.5 全程編譯全程編譯n1.6 時(shí)序仿真時(shí)序仿真n1.7 硬件測(cè)試硬件測(cè)試引腳鎖定引腳鎖定下載配置文件下載配置文件(JTAG模式、模式、SOF文件文件)編程配置器件編程配置器件(AS模式、模式、POF文件文件)61.1 建立工作庫(kù)文件夾建立工作庫(kù)文件夾7啟動(dòng)啟動(dòng)QUARTUS81.2 編輯設(shè)計(jì)文件編輯設(shè)計(jì)文

3、件新建一個(gè)文件新建一個(gè)文件9建立一個(gè)建立一個(gè)VHDL文件文件1011VHDL文本編輯窗口文本編輯窗口12輸入程序輸入程序13文件存盤文件存盤14存盤文件名應(yīng)與實(shí)體名一致存盤文件名應(yīng)與實(shí)體名一致15161.3 創(chuàng)建工程創(chuàng)建工程171819將設(shè)計(jì)文件加入工程中將設(shè)計(jì)文件加入工程中20選擇目標(biāo)芯片選擇目標(biāo)芯片21使用外部使用外部EDA工具工具22工程設(shè)置統(tǒng)計(jì)窗口工程設(shè)置統(tǒng)計(jì)窗口23工程管理窗工程管理窗24添加刪除工程中的文件添加刪除工程中的文件2526編譯編譯n設(shè)計(jì)文件是否有誤：設(shè)計(jì)文件是否有誤：文本文件語(yǔ)法是否有錯(cuò)誤文本文件語(yǔ)法是否有錯(cuò)誤原理圖文件連接是否有誤原理圖文件連接是否有誤n總設(shè)計(jì)有無(wú)超出

4、器件資源或限制總設(shè)計(jì)有無(wú)超出器件資源或限制271.4 編譯前設(shè)置編譯前設(shè)置28選擇目標(biāo)芯片選擇目標(biāo)芯片29選擇配置器件的工作方式選擇配置器件的工作方式配置失敗后自動(dòng)重新配置配置失敗后自動(dòng)重新配置30選擇配置器件和編程方式選擇配置器件和編程方式產(chǎn)生壓縮的配置文件產(chǎn)生壓縮的配置文件主動(dòng)串行模式主動(dòng)串行模式311.5 全程編譯全程編譯32編譯信息報(bào)告編譯信息報(bào)告編譯信息欄編譯信息欄33341.6 應(yīng)用應(yīng)用RTL電路圖觀察器電路圖觀察器35361.7 時(shí)序仿真時(shí)序仿真打開波形編輯器打開波形編輯器 (建立建立VWF文件文件)373839設(shè)置仿真時(shí)間區(qū)域設(shè)置仿真時(shí)間區(qū)域4041波形文件存盤波形文件存盤42

5、43選擇端口信號(hào)節(jié)點(diǎn)選擇端口信號(hào)節(jié)點(diǎn)444546編輯輸入波形編輯輸入波形474849設(shè)置總線數(shù)據(jù)格式設(shè)置總線數(shù)據(jù)格式50設(shè)置仿真器參數(shù)設(shè)置仿真器參數(shù)515253啟動(dòng)仿真器啟動(dòng)仿真器54打開仿真波形報(bào)告打開仿真波形報(bào)告5556571.8 硬件測(cè)試硬件測(cè)試引腳鎖定引腳鎖定58Assignments/Assignment Editor5960再編譯一次再編譯一次61下載配置文件下載配置文件 (Tools/Programmer)62選擇編程模式選擇編程模式6364選擇編程器選擇編程器6566下載成功下載成功6768編程配置器件編程配置器件69選擇編程目標(biāo)文件選擇編程目標(biāo)文件707172實(shí)驗(yàn)電路結(jié)構(gòu)圖實(shí)

6、驗(yàn)電路結(jié)構(gòu)圖 7374 模式575 模式676實(shí)驗(yàn)電路信號(hào)資源符號(hào)圖實(shí)驗(yàn)電路信號(hào)資源符號(hào)圖n圖(a)是16進(jìn)制7段全譯碼器，它有4位輸入、7位輸出，輸出分別接7段數(shù)碼管的7個(gè)輸入端：a、b、c、d、e、f和g。n圖(b)是高低電平發(fā)生器，每按鍵一次，輸出電平由高到低、或由低到高變化一次，且輸出為高電平時(shí)，所按鍵對(duì)應(yīng)的發(fā)光管變亮，反之不亮。 n圖(c)是16進(jìn)制碼（8421碼）發(fā)生器，由對(duì)應(yīng)的鍵控制輸出4位二進(jìn)制構(gòu)成的1位十六進(jìn)制碼，數(shù)的范圍是00001111，即H0至HF。每按鍵一次，輸出遞增1，輸出進(jìn)入目標(biāo)芯片的4位二進(jìn)制數(shù)將顯示在該鍵對(duì)應(yīng)的發(fā)光管或數(shù)碼管上。77實(shí)驗(yàn)電路信號(hào)資源符號(hào)圖實(shí)驗(yàn)電

7、路信號(hào)資源符號(hào)圖n圖(d)是單次脈沖發(fā)生器。每按一次鍵，輸出一個(gè)脈沖，與此鍵對(duì)應(yīng)的發(fā)光管也會(huì)閃亮一次，時(shí)間20ms。n圖(e)是琴鍵式信號(hào)發(fā)生器，當(dāng)按下鍵時(shí)，輸出為高電平，對(duì)應(yīng)的發(fā)光管發(fā)亮；當(dāng)松開鍵時(shí)，輸出為低電平，此鍵的功能可用于手動(dòng)控制脈沖的寬度。 7879 n1.1 建立工作庫(kù)文件夾建立工作庫(kù)文件夾n1.2 編輯輸入設(shè)計(jì)文件編輯輸入設(shè)計(jì)文件n1.3 創(chuàng)建工程創(chuàng)建工程n1.4 編譯前設(shè)置編譯前設(shè)置n1.5 全程編譯全程編譯n1.6 時(shí)序仿真時(shí)序仿真n1.7 硬件測(cè)試硬件測(cè)試引腳鎖定引腳鎖定下載配置文件下載配置文件(JTAG模式、模式、SOF文件文件)編程配置器件編程配置器件(AS模式、模式

8、、POF文件文件)80采用原理圖輸入方法設(shè)計(jì)PLDn2.1 建立工作庫(kù)文件夾建立工作庫(kù)文件夾n2.2 編輯輸入設(shè)計(jì)文件編輯輸入設(shè)計(jì)文件n2.3 創(chuàng)建工程創(chuàng)建工程n2.4 編譯前設(shè)置編譯前設(shè)置n2.5 全程編譯全程編譯n2.6 時(shí)序仿真時(shí)序仿真n2.7 硬件測(cè)試硬件測(cè)試引腳鎖定引腳鎖定下載配置文件下載配置文件(JTAG模式、模式、SOF文件文件)編程配置器件編程配置器件(AS模式、模式、POF文件文件)812.1 建立工作庫(kù)文件夾建立工作庫(kù)文件夾822.2 編輯原理圖設(shè)計(jì)文件編輯原理圖設(shè)計(jì)文件8384858687888990將設(shè)計(jì)文件設(shè)置成可調(diào)用的元件將設(shè)計(jì)文件設(shè)置成可調(diào)用的元件9192設(shè)計(jì)頂層文件設(shè)計(jì)頂層文件939495969798步驟n2.1 建立工作庫(kù)文件夾建立工作庫(kù)文件夾n2.2 編輯輸入設(shè)計(jì)文件編輯輸入設(shè)計(jì)文件n2.3