Quartus_II使用教程1

1、EDA技術(shù)技術(shù)Electronic Design Automation 1 學(xué)習(xí)情境二：學(xué)習(xí)情境二：QuartusIIQuartusII原理圖輸入法原理圖輸入法EDA技術(shù)技術(shù)Electronic Design Automation 2 主要內(nèi)容主要內(nèi)容項(xiàng)目任務(wù)項(xiàng)目任務(wù)項(xiàng)目目標(biāo)項(xiàng)目目標(biāo)實(shí)施步驟實(shí)施步驟相關(guān)知識(shí)相關(guān)知識(shí)評(píng)價(jià)與總結(jié)評(píng)價(jià)與總結(jié)綿陽職業(yè)技術(shù)學(xué)院綿陽職業(yè)技術(shù)學(xué)院 信息工程系信息工程系A(chǔ). A. 項(xiàng)目任務(wù)項(xiàng)目任務(wù)EDA技術(shù)技術(shù)Electronic Design Automation 4 【要求要求】 應(yīng)用原理圖方法設(shè)計(jì)八位二進(jìn)制加法器應(yīng)用原理圖方法設(shè)計(jì)八位二進(jìn)制加法器 【知識(shí)點(diǎn)知識(shí)點(diǎn)】l 應(yīng)

2、用原理圖方法設(shè)計(jì)八位二進(jìn)制加法器應(yīng)用原理圖方法設(shè)計(jì)八位二進(jìn)制加法器l 理解理解 Quartus II原理圖輸入法原理圖輸入法l 掌握掌握 Quartus II原理圖層次化設(shè)計(jì)方法原理圖層次化設(shè)計(jì)方法l 理解理解 Quartus II器件編程器件編程 【重點(diǎn)和難點(diǎn)重點(diǎn)和難點(diǎn)】 應(yīng)用原理圖方法設(shè)計(jì)八位二進(jìn)制加法器應(yīng)用原理圖方法設(shè)計(jì)八位二進(jìn)制加法器下一頁EDA技術(shù)技術(shù)Electronic Design Automation 5 2.1 工作任務(wù)的陳述與背景工作任務(wù)的陳述與背景 2.2 完成工作任務(wù)的引導(dǎo)完成工作任務(wù)的引導(dǎo)2.3 相關(guān)技術(shù)基本知識(shí)與基本技能相關(guān)技術(shù)基本知識(shí)與基本技能2.4 小結(jié)小結(jié)上一

3、頁EDA技術(shù)技術(shù)Electronic Design Automation 6 一、任務(wù)的陳述一、任務(wù)的陳述 設(shè)計(jì)一個(gè)八位二進(jìn)制加法器設(shè)計(jì)一個(gè)八位二進(jìn)制加法器:要求在要求在Quartus II 8.1軟件平臺(tái)上用原軟件平臺(tái)上用原理圖方式和層次化方法設(shè)計(jì)出一個(gè)八位二進(jìn)制加法器，并通過編譯及仿理圖方式和層次化方法設(shè)計(jì)出一個(gè)八位二進(jìn)制加法器，并通過編譯及仿真檢查設(shè)計(jì)結(jié)果。真檢查設(shè)計(jì)結(jié)果。二、任務(wù)的背景二、任務(wù)的背景 加法器是數(shù)字系統(tǒng)中的基本邏輯器件，也是最基本的數(shù)字算法，無論加法器是數(shù)字系統(tǒng)中的基本邏輯器件，也是最基本的數(shù)字算法，無論乘法、減法、除法或乘法、減法、除法或FFT運(yùn)算最終也要分解為加法運(yùn)算

4、。因此，加法器運(yùn)算最終也要分解為加法運(yùn)算。因此，加法器的設(shè)計(jì)是一個(gè)最基礎(chǔ)的設(shè)計(jì)之一。的設(shè)計(jì)是一個(gè)最基礎(chǔ)的設(shè)計(jì)之一。2.1 2.1 工作任務(wù)的陳述與背景工作任務(wù)的陳述與背景 返 回EDA技術(shù)技術(shù)Electronic Design Automation 7 下一頁2.2 2.2 完成工作任務(wù)的引導(dǎo)完成工作任務(wù)的引導(dǎo) 一、資訊一、資訊 為了完成八位二進(jìn)制加法器的設(shè)計(jì)，首先要進(jìn)行以下幾點(diǎn)的準(zhǔn)備工作為了完成八位二進(jìn)制加法器的設(shè)計(jì)，首先要進(jìn)行以下幾點(diǎn)的準(zhǔn)備工作: 1.了解加法器及相關(guān)基本知識(shí)了解加法器及相關(guān)基本知識(shí) 半加器的定義、真值表、邏輯表達(dá)式、元件符號(hào)半加器的定義、真值表、邏輯表達(dá)式、元件符號(hào); 全

5、加器的定義、真值表、邏輯表達(dá)式、元件符號(hào)全加器的定義、真值表、邏輯表達(dá)式、元件符號(hào); 多位加法器的構(gòu)成方式、特點(diǎn)。多位加法器的構(gòu)成方式、特點(diǎn)。 通過對(duì)加法器相關(guān)知識(shí)的閱讀和分析，思考用于什么方式進(jìn)行八位二進(jìn)制通過對(duì)加法器相關(guān)知識(shí)的閱讀和分析，思考用于什么方式進(jìn)行八位二進(jìn)制加法器的設(shè)計(jì)。加法器的設(shè)計(jì)。 2. Quartus 8.1軟件的基本使用軟件的基本使用 查閱相關(guān)書籍、網(wǎng)頁資料，掌握查閱相關(guān)書籍、網(wǎng)頁資料，掌握Quartus8.1軟件的基本使用方法。軟件的基本使用方法。 EDA技術(shù)技術(shù)Electronic Design Automation 8 下一頁上一頁 3.理解層次化設(shè)計(jì)的方法理解層次

6、化設(shè)計(jì)的方法 為了使設(shè)計(jì)八位的二進(jìn)制加法器變得容易理解且易于設(shè)計(jì)，那么采用層為了使設(shè)計(jì)八位的二進(jìn)制加法器變得容易理解且易于設(shè)計(jì)，那么采用層次化的方法設(shè)計(jì)就能使設(shè)計(jì)變得條理清晰，簡(jiǎn)單易懂，如何用次化的方法設(shè)計(jì)就能使設(shè)計(jì)變得條理清晰，簡(jiǎn)單易懂，如何用Quartus8.1軟件進(jìn)行層次化設(shè)計(jì)以及設(shè)計(jì)原理圖的時(shí)候，如何把層次的軟件進(jìn)行層次化設(shè)計(jì)以及設(shè)計(jì)原理圖的時(shí)候，如何把層次的關(guān)系理好，這是一個(gè)要思考的問題。關(guān)系理好，這是一個(gè)要思考的問題。 二、計(jì)劃二、計(jì)劃 根據(jù)上節(jié)中的知識(shí)，制訂設(shè)計(jì)方案如根據(jù)上節(jié)中的知識(shí)，制訂設(shè)計(jì)方案如圖圖2-1所示。所示。三、決策三、決策 從方案上看，設(shè)計(jì)方案至少有從方案上看，設(shè)計(jì)

7、方案至少有3種，下面來對(duì)這種，下面來對(duì)這3種方案進(jìn)行分析種方案進(jìn)行分析: 一般來說，多位加法器的構(gòu)成方式主要分為并行進(jìn)位和串行進(jìn)位兩種。一般來說，多位加法器的構(gòu)成方式主要分為并行進(jìn)位和串行進(jìn)位兩種。并行進(jìn)位一般來說速度快、占用資源多并行進(jìn)位一般來說速度快、占用資源多;而串行進(jìn)位一般速度慢、而串行進(jìn)位一般速度慢、2.22.2 完成工作任務(wù)的引導(dǎo)完成工作任務(wù)的引導(dǎo)EDA技術(shù)技術(shù)Electronic Design Automation 9 下一頁占用資源少。同時(shí)實(shí)驗(yàn)表明，四位二進(jìn)制并行加法器和串行級(jí)聯(lián)加法器占占用資源少。同時(shí)實(shí)驗(yàn)表明，四位二進(jìn)制并行加法器和串行級(jí)聯(lián)加法器占用幾乎相同的資源。這樣，多位

8、數(shù)加法器由四位二進(jìn)制并行加法器級(jí)聯(lián)構(gòu)用幾乎相同的資源。這樣，多位數(shù)加法器由四位二進(jìn)制并行加法器級(jí)聯(lián)構(gòu)成是較好的選擇。因此，采取第一種方案是實(shí)際設(shè)計(jì)中較好的選擇，但是成是較好的選擇。因此，采取第一種方案是實(shí)際設(shè)計(jì)中較好的選擇，但是，由于本書的是針對(duì)初學(xué)者，考慮到淺顯易懂的宗旨，我們?cè)谠O(shè)計(jì)的時(shí)候，由于本書的是針對(duì)初學(xué)者，考慮到淺顯易懂的宗旨，我們?cè)谠O(shè)計(jì)的時(shí)候主要介紹第一種設(shè)計(jì)方法，只在章節(jié)后對(duì)第一種設(shè)計(jì)方法作簡(jiǎn)略的介紹。主要介紹第一種設(shè)計(jì)方法，只在章節(jié)后對(duì)第一種設(shè)計(jì)方法作簡(jiǎn)略的介紹。四、實(shí)施四、實(shí)施 根據(jù)第一種設(shè)計(jì)方案，首先，制作底層半加器，根據(jù)數(shù)字電路中組根據(jù)第一種設(shè)計(jì)方案，首先，制作底層半加器

9、，根據(jù)數(shù)字電路中組合邏輯電路的設(shè)計(jì)方法，根據(jù)定義，列真值表，寫邏輯表達(dá)式，畫出它的合邏輯電路的設(shè)計(jì)方法，根據(jù)定義，列真值表，寫邏輯表達(dá)式，畫出它的邏輯電路圖，然后用原理圖方式邏輯電路圖，然后用原理圖方式(軟件的使用，請(qǐng)參看本書軟件的使用，請(qǐng)參看本書3.3示節(jié)示節(jié))進(jìn)行半進(jìn)行半加器的設(shè)計(jì)。如加器的設(shè)計(jì)。如圖圖2-2所示。所示。2.22.2 完成工作任務(wù)的引導(dǎo)完成工作任務(wù)的引導(dǎo)上一頁EDA技術(shù)技術(shù)Electronic Design Automation 10 編譯通過后，生成半加器的元件符號(hào)編譯通過后，生成半加器的元件符號(hào)(圖圖2-3)，以便設(shè)計(jì)全加器時(shí)調(diào)用。，以便設(shè)計(jì)全加器時(shí)調(diào)用。 同理，再進(jìn)行

10、一位全加器的設(shè)計(jì)，如同理，再進(jìn)行一位全加器的設(shè)計(jì)，如圖圖2-4所示。所示。 編譯后，生成全加器的元件符號(hào)編譯后，生成全加器的元件符號(hào)(圖圖2-5)，以便設(shè)計(jì)八位加法器時(shí)調(diào)用。，以便設(shè)計(jì)八位加法器時(shí)調(diào)用。 采用串行進(jìn)位的方式，進(jìn)行八位二進(jìn)制加法器的設(shè)計(jì)，如采用串行進(jìn)位的方式，進(jìn)行八位二進(jìn)制加法器的設(shè)計(jì)，如圖圖2-6所示。所示。 編譯正確后，即完成了八位二進(jìn)制加法器的前期設(shè)計(jì)工作。編譯正確后，即完成了八位二進(jìn)制加法器的前期設(shè)計(jì)工作。下一頁上一頁2.22.2 完成工作任務(wù)的引導(dǎo)完成工作任務(wù)的引導(dǎo)EDA技術(shù)技術(shù)Electronic Design Automation 11 五、檢查五、檢查 Quart

11、us 8.1軟件的編譯工具，主要是檢查原理圖或程序語法上是否有軟件的編譯工具，主要是檢查原理圖或程序語法上是否有錯(cuò)誤，但不能驗(yàn)證邏輯關(guān)系是否有錯(cuò)誤，驗(yàn)證所設(shè)計(jì)的電路是否符合設(shè)計(jì)的錯(cuò)誤，但不能驗(yàn)證邏輯關(guān)系是否有錯(cuò)誤，驗(yàn)證所設(shè)計(jì)的電路是否符合設(shè)計(jì)的要求，需要利用仿真工具進(jìn)行波形仿真。下面對(duì)八位二進(jìn)制加法器的各個(gè)底要求，需要利用仿真工具進(jìn)行波形仿真。下面對(duì)八位二進(jìn)制加法器的各個(gè)底層模塊和頂層模塊進(jìn)行仿真，以驗(yàn)證所設(shè)計(jì)的原理圖邏輯上是否符合設(shè)計(jì)的層模塊和頂層模塊進(jìn)行仿真，以驗(yàn)證所設(shè)計(jì)的原理圖邏輯上是否符合設(shè)計(jì)的要求。要求。 半加器仿真波形如半加器仿真波形如圖圖2-7所示。所示。 全加器仿真波形如全加器

12、仿真波形如圖圖2-8所示。所示。 八位二進(jìn)制加法器仿真波形如八位二進(jìn)制加法器仿真波形如圖圖2-9所示。所示。 可以看到，所設(shè)計(jì)的八位二進(jìn)制加法器完全符合要求。如果有條件，可以可以看到，所設(shè)計(jì)的八位二進(jìn)制加法器完全符合要求。如果有條件，可以把源代碼下載到硬件中做最后的驗(yàn)證。把源代碼下載到硬件中做最后的驗(yàn)證。下一頁上一頁2.22.2 完成工作任務(wù)的引導(dǎo)完成工作任務(wù)的引導(dǎo)EDA技術(shù)技術(shù)Electronic Design Automation 12 六、評(píng)六、評(píng)估估 采用串行進(jìn)位的方式所設(shè)計(jì)的八位采用串行進(jìn)位的方式所設(shè)計(jì)的八位二二進(jìn)制加法器在編譯后，可以看到它進(jìn)制加法器在編譯后，可以看到它的延時(shí)情況，

13、如的延時(shí)情況，如圖圖2-10所所示示。 可可以看到，比如以看到，比如管管腳腳 a0 到到管管腳腳 sum 7 產(chǎn)生了產(chǎn)生了20.501 ns的延時(shí)，那么的延時(shí)，那么，之前我們討論到，采用，之前我們討論到，采用圖圖2-1所示的方法一進(jìn)行的八位二進(jìn)制加法器的設(shè)所示的方法一進(jìn)行的八位二進(jìn)制加法器的設(shè)計(jì)是最優(yōu)的設(shè)計(jì)方案，下面，簡(jiǎn)單介紹方案一的設(shè)計(jì)方法，并與方案一進(jìn)行計(jì)是最優(yōu)的設(shè)計(jì)方案，下面，簡(jiǎn)單介紹方案一的設(shè)計(jì)方法，并與方案一進(jìn)行比較，以突出優(yōu)劣。比較，以突出優(yōu)劣。 首先，進(jìn)行四位并行加法器的設(shè)計(jì)，邏輯圖如首先，進(jìn)行四位并行加法器的設(shè)計(jì)，邏輯圖如圖圖2-11所示。所示。 使用使用Quartus 8.1

14、軟件，用原理圖的方式設(shè)計(jì)出四位二進(jìn)制并行加法器軟件，用原理圖的方式設(shè)計(jì)出四位二進(jìn)制并行加法器的電路圖，如的電路圖，如圖圖2-12所示。所示。下一頁上一頁2.22.2 完成工作任務(wù)的引導(dǎo)完成工作任務(wù)的引導(dǎo)EDA技術(shù)技術(shù)Electronic Design Automation 13 返 回上一頁 仿真的波形圖如仿真的波形圖如圖圖2-13所示。所示。 然后用串行的方式設(shè)計(jì)出八位二進(jìn)制加法器的原理圖，如然后用串行的方式設(shè)計(jì)出八位二進(jìn)制加法器的原理圖，如圖圖2-14所示。所示。 仿真的波形圖如仿真的波形圖如圖圖2-15所示。所示。 采用方案一所設(shè)計(jì)的八位二進(jìn)制加法器的延時(shí)情況如采用方案一所設(shè)計(jì)的八位二進(jìn)

15、制加法器的延時(shí)情況如圖圖2-16所示。所示。 可以看到管腳可以看到管腳 A0 到管腳到管腳 S7 所產(chǎn)生的延時(shí)是所產(chǎn)生的延時(shí)是16.167 ns，與之前方案，與之前方案中相同管腳所產(chǎn)生的中相同管腳所產(chǎn)生的20.501 ns減少了減少了4.334 ns ，用兩個(gè)四位并行加法器所，用兩個(gè)四位并行加法器所構(gòu)成的八位加法器所產(chǎn)生的延時(shí)示于用串行進(jìn)位構(gòu)成的八位加法器。構(gòu)成的八位加法器所產(chǎn)生的延時(shí)示于用串行進(jìn)位構(gòu)成的八位加法器。2.22.2 完成工作任務(wù)的引導(dǎo)完成工作任務(wù)的引導(dǎo)EDA技術(shù)技術(shù)Electronic Design Automation 14 一、一、Quartus原理圖輸入法原理圖輸入法 應(yīng)用

16、數(shù)字邏輯電路的基本知識(shí)，使用應(yīng)用數(shù)字邏輯電路的基本知識(shí)，使用Quartus原理圖輸入法可非常方便原理圖輸入法可非常方便地進(jìn)行數(shù)字系統(tǒng)的設(shè)計(jì)。應(yīng)用地進(jìn)行數(shù)字系統(tǒng)的設(shè)計(jì)。應(yīng)用Quartus原理圖輸入法，還可以把原有的使原理圖輸入法，還可以把原有的使用中示規(guī)模的通用數(shù)字集成電路設(shè)計(jì)的數(shù)字系統(tǒng)移植到用中示規(guī)模的通用數(shù)字集成電路設(shè)計(jì)的數(shù)字系統(tǒng)移植到FPGA或或CPLD中。中。下面以一個(gè)二人表決器的設(shè)計(jì)為例說明下面以一個(gè)二人表決器的設(shè)計(jì)為例說明Quartus原理圖輸入法的使用方法原理圖輸入法的使用方法。 (一一)建立工程文件夾建立工程文件夾 1.新建一個(gè)文件夾作為工程項(xiàng)目目錄新建一個(gè)文件夾作為工程項(xiàng)目目錄

17、 首先在計(jì)算機(jī)中建立一個(gè)文件夾作為工程項(xiàng)目目錄，此工程目錄不能是首先在計(jì)算機(jī)中建立一個(gè)文件夾作為工程項(xiàng)目目錄，此工程目錄不能是根目錄，比如根目錄，比如D:，只能是根，只能是根b錄下的錄下的b錄，比如錄，比如D:EDA _book codeChapter3BiaoJueQi。下一頁2.32.3 相關(guān)技術(shù)基本知識(shí)與基本技能相關(guān)技術(shù)基本知識(shí)與基本技能EDA技術(shù)技術(shù)Electronic Design Automation 15 2.建立工程項(xiàng)目建立工程項(xiàng)目 運(yùn)行運(yùn)行Quartus 軟件，執(zhí)行軟件，執(zhí)行File=New Project Wizard 命令，建立工程命令，建立工程，如，如圖圖2-17所示。

18、所示。 在在圖圖2-18界面中單擊界面中單擊Next按鈕。按鈕。 在所彈出的在所彈出的圖圖2-19 New Project Wizard對(duì)話框中，填寫對(duì)話框中，填寫Directory， Name, Top-Level Entity等項(xiàng)目。其中第一、第二、第三個(gè)文本框分別是工等項(xiàng)目。其中第一、第二、第三個(gè)文本框分別是工程項(xiàng)目目錄、項(xiàng)目名稱和項(xiàng)目頂層設(shè)計(jì)實(shí)體的名稱。程項(xiàng)目目錄、項(xiàng)目名稱和項(xiàng)目頂層設(shè)計(jì)實(shí)體的名稱。 單擊單擊Next按鈕，出現(xiàn)添加工程文件的對(duì)話框，如按鈕，出現(xiàn)添加工程文件的對(duì)話框，如圖圖2-20所示。所示。 若原來己有文件，可選擇相應(yīng)文件，這單直接單擊若原來己有文件，可選擇相應(yīng)文件，這

19、單直接單擊Next進(jìn)行下一步，選擇進(jìn)行下一步，選擇FPGA器件的型號(hào)，如器件的型號(hào)，如圖圖2-21所示。所示。下一頁上一頁2.32.3 相關(guān)技術(shù)基本知識(shí)與基本技能相關(guān)技術(shù)基本知識(shí)與基本技能EDA技術(shù)技術(shù)Electronic Design Automation 16 在在Family下拉框中，根據(jù)需要選擇一種型號(hào)的下拉框中，根據(jù)需要選擇一種型號(hào)的FPGA，比如，比如Cyclone系列系列FPGA。然后在。然后在“Available devices:”中根據(jù)需要的中根據(jù)需要的FPGA型號(hào)選擇型號(hào)選擇FPGA型號(hào)，比如型號(hào)，比如“EP1C3T144C8”，注意在，注意在Filters一一欄中選中欄中

20、選中“Show Advanced Devices”以顯示所有的器件型號(hào)。再單擊以顯示所有的器件型號(hào)。再單擊Next按鈕，出現(xiàn)如按鈕，出現(xiàn)如圖圖2-22所示對(duì)話框。所示對(duì)話框。 對(duì)于彈出的其他對(duì)于彈出的其他EDA工具的對(duì)話框，由于我們使用工具的對(duì)話框，由于我們使用Quartus 的的集成環(huán)境進(jìn)行開發(fā)，因此不要作任何改動(dòng)。單擊集成環(huán)境進(jìn)行開發(fā)，因此不要作任何改動(dòng)。單擊Next進(jìn)入工程的信息總進(jìn)入工程的信息總概對(duì)話框，如概對(duì)話框，如圖圖2-23所示。所示。 單擊單擊Finish按鈕就建立了一個(gè)空的工程項(xiàng)目。按鈕就建立了一個(gè)空的工程項(xiàng)目。下一頁上一頁2.32.3 相關(guān)技術(shù)基本知識(shí)與基本技能相關(guān)技術(shù)基本

21、知識(shí)與基本技能EDA技術(shù)技術(shù)Electronic Design Automation 17 (二二)編輯設(shè)計(jì)圖形文件編輯設(shè)計(jì)圖形文件 1.建立原理圖文件建立原理圖文件 執(zhí)行執(zhí)行File = New 命令，彈出新建文件對(duì)話框，如命令，彈出新建文件對(duì)話框，如圖圖2-24所示。所示。 如如圖圖2-25所示，所示，Quartus 支持支持6種設(shè)計(jì)輸入法文件種設(shè)計(jì)輸入法文件: “ AHDL File ”，是，是AHDL文本文件文本文件; “Block Diagram/Schematic File ”，是流程圖和原理圖文件，簡(jiǎn)稱原，是流程圖和原理圖文件，簡(jiǎn)稱原理圖文件理圖文件; “EDIF File ”，

22、是網(wǎng)表文件，是網(wǎng)表文件; “ SOPC Builder System ”，是可編程片上系統(tǒng)的編輯系統(tǒng)，是可編程片上系統(tǒng)的編輯系統(tǒng); “ Verilog HDL File ”，是，是Verilog HDL文本文件文本文件; “ VHDL File ”，是，是VHDL文本文件。文本文件。下一頁上一頁2.32.3 相關(guān)技術(shù)基本知識(shí)與基本技能相關(guān)技術(shù)基本知識(shí)與基本技能EDA技術(shù)技術(shù)Electronic Design Automation 18 “Block Diagram/Schematic File”，按，按OK即建立一個(gè)空的原理圖文即建立一個(gè)空的原理圖文件。件。 執(zhí)行執(zhí)行File= Save as

23、命令，把它另存為文件名是命令，把它另存為文件名是“ BiaoJueQi”的原理的原理圖文件，文件后綴為圖文件，文件后綴為.bdf。將。將“Add file to current project”選項(xiàng)選中，使選項(xiàng)選中，使該文件添加到剛建立的工程中去，如該文件添加到剛建立的工程中去，如圖圖2-26所示。所示。 2.編輯輸入原理圖文件編輯輸入原理圖文件 圖形編輯界面如圖形編輯界面如圖圖2-27所示，其右側(cè)的空白處就是原理圖的編輯區(qū)，所示，其右側(cè)的空白處就是原理圖的編輯區(qū)，在這個(gè)編輯區(qū)輸入如在這個(gè)編輯區(qū)輸入如圖圖2-28所示的所示的BiaoJueQi原理圖。原理圖。 (1)元件的選擇與放置元件的選擇與

24、放置 在原理圖編輯區(qū)的一個(gè)位置雙擊鼠標(biāo)的左鍵，將彈出在原理圖編輯區(qū)的一個(gè)位置雙擊鼠標(biāo)的左鍵，將彈出Symbol對(duì)話框，對(duì)話框，或單擊鼠標(biāo)右鍵，在彈出的選擇對(duì)話框中選擇或單擊鼠標(biāo)右鍵，在彈出的選擇對(duì)話框中選擇Insert = Symbol下一頁上一頁2.32.3 相關(guān)技術(shù)基本知識(shí)與基本技能相關(guān)技術(shù)基本知識(shí)與基本技能EDA技術(shù)技術(shù)Electronic Design Automation 19 .，也會(huì)彈出，也會(huì)彈出Symbol對(duì)話框。不要選中對(duì)話框。不要選中Symbol對(duì)話框中對(duì)話框中Repeat -insert mode(重復(fù)重復(fù)-插入模式插入模式)和和insert symbol as bloc

25、k(作為流程圖模作為流程圖模塊插入符號(hào)塊插入符號(hào))復(fù)選框，即采用默認(rèn)的一次性插入作為原理圖元件的符號(hào)。復(fù)選框，即采用默認(rèn)的一次性插入作為原理圖元件的符號(hào)。用單擊的方法展開用單擊的方法展開Libraries欄中的元件庫，如欄中的元件庫，如圖圖2-29所示，其中所示，其中primitive s為基本元件庫，打開為基本元件庫，打開logic子庫，單面是常用的與門、或門和子庫，單面是常用的與門、或門和非門等門電路。非門等門電路。 在在圖圖2-30中，選擇其中的二輸入與門元件中，選擇其中的二輸入與門元件 and2，然后單擊，然后單擊OK按鈕按鈕。 出現(xiàn)如出現(xiàn)如圖圖2-31所示的圖樣。所示的圖樣。 將該圖

26、樣移到編輯區(qū)合適的地方左擊鼠標(biāo)，就可放置一個(gè)二輸入與將該圖樣移到編輯區(qū)合適的地方左擊鼠標(biāo)，就可放置一個(gè)二輸入與門元件，如門元件，如圖圖2-32所示。所示。下一頁上一頁2.32.3 相關(guān)技術(shù)基本知識(shí)與基本技能相關(guān)技術(shù)基本知識(shí)與基本技能EDA技術(shù)技術(shù)Electronic Design Automation 20 右擊與門元件符號(hào)，在出現(xiàn)的菜單中選擇右擊與門元件符號(hào)，在出現(xiàn)的菜單中選擇Copy命令，如命令，如圖圖2-33所示。所示。 將鼠標(biāo)移到編輯區(qū)合適的地方右擊鼠標(biāo)，在彈出的菜單中選擇將鼠標(biāo)移到編輯區(qū)合適的地方右擊鼠標(biāo)，在彈出的菜單中選擇Paste命命令，如令，如圖圖2-34所示。所示。 就可通過

27、復(fù)制就可通過復(fù)制-粘貼的方法獲得另兩個(gè)二輸入與門元件，如粘貼的方法獲得另兩個(gè)二輸入與門元件，如圖圖2-35所所示。示。 用相似的方法選擇放置一個(gè)二輸入或門元件符號(hào)，如用相似的方法選擇放置一個(gè)二輸入或門元件符號(hào)，如圖圖2-36所示所示. 再打開再打開primitives基本元件庫的基本元件庫的pin子庫，如子庫，如圖圖2-37所示。所示。 選擇、放置三個(gè)輸入管腳元件選擇、放置三個(gè)輸入管腳元件input和一個(gè)輸出管腳元件和一個(gè)輸出管腳元件output元件到元件到編輯區(qū)內(nèi)，如編輯區(qū)內(nèi)，如圖圖2-38所示。所示。(2)連接各個(gè)元件符號(hào)連接各個(gè)元件符號(hào) 把鼠標(biāo)移到一個(gè)把鼠標(biāo)移到一個(gè)input元件連接處，

28、將會(huì)出現(xiàn)元件連接處，將會(huì)出現(xiàn)圖圖2-39所示的圖樣。所示的圖樣。下一頁上一頁2.32.3 相關(guān)技術(shù)基本知識(shí)與基本技能相關(guān)技術(shù)基本知識(shí)與基本技能EDA技術(shù)技術(shù)Electronic Design Automation 21 單擊鼠標(biāo)左鍵，移到要與之相連的與門元件的連接處，松開鼠標(biāo)即可單擊鼠標(biāo)左鍵，移到要與之相連的與門元件的連接處，松開鼠標(biāo)即可連接這兩個(gè)要連接的元件，如連接這兩個(gè)要連接的元件，如圖圖2-40所示。所示。 用同樣的方法可按要求連接其他元件。用同樣的方法可按要求連接其他元件。 (3)設(shè)定各輸入輸出管腳名設(shè)定各輸入輸出管腳名 將鼠標(biāo)移到一個(gè)將鼠標(biāo)移到一個(gè)input元件上雙擊，將會(huì)彈出如元件

29、上雙擊，將會(huì)彈出如圖圖2-41所示的管腳屬性編所示的管腳屬性編輯對(duì)話框。在輯對(duì)話框。在Pin name文本框中填入管腳名文本框中填入管腳名a。 用相似的方法設(shè)定其他管腳名。完成的電路圖如用相似的方法設(shè)定其他管腳名。完成的電路圖如圖圖2-28所示。所示。 在在Quartus 流程圖和原理圖文件中，除了使用原理圖元件符號(hào)外，還流程圖和原理圖文件中，除了使用原理圖元件符號(hào)外，還可以使用流程圖模塊，對(duì)于初學(xué)者可先掌握原理圖元件符號(hào)的可以使用流程圖模塊，對(duì)于初學(xué)者可先掌握原理圖元件符號(hào)的使用，以后再探討流程圖模塊的使用，這里對(duì)流程圖模塊不做介紹。使用，以后再探討流程圖模塊的使用，這里對(duì)流程圖模塊不做介紹

30、。下一頁上一頁2.32.3 相關(guān)技術(shù)基本知識(shí)與基本技能相關(guān)技術(shù)基本知識(shí)與基本技能EDA技術(shù)技術(shù)Electronic Design Automation 22 在流程圖和原理圖輸入法編輯界面中的左邊，有供編輯輸入時(shí)使用的工在流程圖和原理圖輸入法編輯界面中的左邊，有供編輯輸入時(shí)使用的工具箱，各個(gè)工具的功能如具箱，各個(gè)工具的功能如圖圖2-42所示。所示。 (三三) 編譯設(shè)計(jì)圖形文件編譯設(shè)計(jì)圖形文件 完成原理圖編輯輸入后，保存設(shè)計(jì)圖形文件，就可編譯設(shè)計(jì)圖形文件。執(zhí)完成原理圖編輯輸入后，保存設(shè)計(jì)圖形文件，就可編譯設(shè)計(jì)圖形文件。執(zhí)行行Processing=Start Compilation，如，如圖圖2-

31、43所示，進(jìn)行編譯。所示，進(jìn)行編譯。 編譯結(jié)束編譯結(jié)束后，會(huì)出現(xiàn)如后，會(huì)出現(xiàn)如圖圖2-44所示的對(duì)話框，對(duì)話框會(huì)顯示編譯的錯(cuò)誤和警告的情況。所示的對(duì)話框，對(duì)話框會(huì)顯示編譯的錯(cuò)誤和警告的情況。若有錯(cuò)誤，則可先雙擊編譯器界面下方出現(xiàn)的第一個(gè)錯(cuò)誤提示，可使第一個(gè)錯(cuò)若有錯(cuò)誤，則可先雙擊編譯器界面下方出現(xiàn)的第一個(gè)錯(cuò)誤提示，可使第一個(gè)錯(cuò)誤處改變顏色。檢查糾正，第一個(gè)錯(cuò)誤后保存再編譯，如果還有錯(cuò)誤，重復(fù)以誤處改變顏色。檢查糾正，第一個(gè)錯(cuò)誤后保存再編譯，如果還有錯(cuò)誤，重復(fù)以上操作，直至最后通過。最后通過時(shí)應(yīng)沒有錯(cuò)誤提示但可有警告提示，如上操作，直至最后通過。最后通過時(shí)應(yīng)沒有錯(cuò)誤提示但可有警告提示，如圖圖2-4

32、4所示。所示。 上一頁下一頁2.32.3 相關(guān)技術(shù)基本知識(shí)與基本技能相關(guān)技術(shù)基本知識(shí)與基本技能EDA技術(shù)技術(shù)Electronic Design Automation 23 可以通過查看編譯報(bào)告了解有關(guān)情況，比如定時(shí)分析情況，可以通過查看編譯報(bào)告了解有關(guān)情況，比如定時(shí)分析情況，圖圖2-45所示是所示是編譯報(bào)告中關(guān)于每個(gè)輸出信號(hào)對(duì)輸入信號(hào)的延遲時(shí)間的報(bào)告。編譯報(bào)告中關(guān)于每個(gè)輸出信號(hào)對(duì)輸入信號(hào)的延遲時(shí)間的報(bào)告。 以上是使用以上是使用Quartus 編譯器默認(rèn)設(shè)置進(jìn)行的編譯方法，還可以先根據(jù)編譯器默認(rèn)設(shè)置進(jìn)行的編譯方法，還可以先根據(jù)需要進(jìn)行進(jìn)一步的編譯設(shè)置，然后再編譯，具體方法參考需要進(jìn)行進(jìn)一步的編譯

33、設(shè)置，然后再編譯，具體方法參考Quartus 幫助文幫助文檔。檔。 (四四)時(shí)序仿真設(shè)計(jì)文件時(shí)序仿真設(shè)計(jì)文件 1.新建用于仿真的波形文件新建用于仿真的波形文件 如如圖圖2-46所所示示，Quartus 可建立和編輯的文件有器件設(shè)計(jì)文件可建立和編輯的文件有器件設(shè)計(jì)文件“DeviceDesign File”、其他文件、其他文件“Other File ”兩類。器件設(shè)計(jì)文件兩類。器件設(shè)計(jì)文件“Device Design File”有有6種，以上已做介紹，用于仿真的波形文件則屬于種，以上已做介紹，用于仿真的波形文件則屬于其他文件其他文件“Other File ”。 上一頁下一頁2.32.3 相關(guān)技術(shù)基本

34、知識(shí)與基本技能相關(guān)技術(shù)基本知識(shí)與基本技能EDA技術(shù)技術(shù)Electronic Design Automation 24 執(zhí)行執(zhí)行File=New，如，如圖圖2-46所示，選擇所示，選擇“Other Files”標(biāo)簽中的標(biāo)簽中的“Vector WaveformFile ”(波形文件波形文件)，然后單擊，然后單擊“OK”確定。確定。 出現(xiàn)波形文件編輯器，如出現(xiàn)波形文件編輯器，如圖圖2-47所示。在所示。在圖圖2-31中鼠標(biāo)所在處單擊鼠標(biāo)右中鼠標(biāo)所在處單擊鼠標(biāo)右鍵，出現(xiàn)鍵，出現(xiàn)圖圖2-48所示菜單，選擇所示菜單，選擇Insert Node or Bus命令。命令。 出現(xiàn)如出現(xiàn)如圖圖2-49所示的對(duì)話框

35、，單擊所示的對(duì)話框，單擊Node Finder按鍵。按鍵。 在出現(xiàn)的在出現(xiàn)的圖圖2-50所示的對(duì)話框中單擊所示的對(duì)話框中單擊List按鍵。按鍵。 選擇需要的輸入輸出引腳，如選擇需要的輸入輸出引腳，如圖圖2-51所示。所示。 如如圖圖2-52所示，單擊選中的按鍵，選中需要的輸入輸出引腳。所示，單擊選中的按鍵，選中需要的輸入輸出引腳。 然后，單擊兩次確定按鈕，出現(xiàn)如然后，單擊兩次確定按鈕，出現(xiàn)如圖圖2-53所示的畫面。所示的畫面。上一頁下一頁2.32.3 相關(guān)技術(shù)基本知識(shí)與基本技能相關(guān)技術(shù)基本知識(shí)與基本技能EDA技術(shù)技術(shù)Electronic Design Automation 25 2.設(shè)置仿真時(shí)

36、間設(shè)置仿真時(shí)間 執(zhí)行執(zhí)行Edit=End Time命令，設(shè)置合適的時(shí)間，如命令，設(shè)置合適的時(shí)間，如圖圖2-54和和圖圖2-55所示。所示。 執(zhí)行執(zhí)行Edit=Grid Size命令，設(shè)置時(shí)間單位為命令，設(shè)置時(shí)間單位為100 ns，如，如圖圖2-56和和圖圖2-57所所示。示。3.設(shè)置輸入信號(hào)波形設(shè)置輸入信號(hào)波形 單擊工具箱中縮放工具按鈕，將鼠標(biāo)移到編輯區(qū)內(nèi)，單擊鼠標(biāo)，調(diào)整波形單擊工具箱中縮放工具按鈕，將鼠標(biāo)移到編輯區(qū)內(nèi)，單擊鼠標(biāo)，調(diào)整波形區(qū)橫向比例，如區(qū)橫向比例，如圖圖2-58所示。所示。 單擊工具箱中的選擇按鈕，然后在要設(shè)置波形的區(qū)域上按下鼠標(biāo)左鍵并拖單擊工具箱中的選擇按鈕，然后在要設(shè)置波形

37、的區(qū)域上按下鼠標(biāo)左鍵并拖動(dòng)鼠標(biāo)，選擇要設(shè)置的區(qū)域，如動(dòng)鼠標(biāo)，選擇要設(shè)置的區(qū)域，如圖圖2-59所示。所示。上一頁下一頁2.32.3 相關(guān)技術(shù)基本知識(shí)與基本技能相關(guān)技術(shù)基本知識(shí)與基本技能EDA技術(shù)技術(shù)Electronic Design Automation 26 單擊工具箱中高電平設(shè)置按鈕，將該區(qū)域設(shè)置為高電平，如單擊工具箱中高電平設(shè)置按鈕，將該區(qū)域設(shè)置為高電平，如圖圖2-60所示。所示。 用相似的方法設(shè)置其他區(qū)域的波形，如用相似的方法設(shè)置其他區(qū)域的波形，如圖圖2-61所示，注意所示，注意圖圖2-61波形與真波形與真值表相對(duì)應(yīng)。值表相對(duì)應(yīng)。 4.進(jìn)行功能仿真進(jìn)行功能仿真 設(shè)置輸入信號(hào)后，保存文件，

38、文件名與原理圖名一致。執(zhí)行設(shè)置輸入信號(hào)后，保存文件，文件名與原理圖名一致。執(zhí)行Processing=Start Simulation命令，進(jìn)行仿真，如命令，進(jìn)行仿真，如圖圖2-62所示。所示。 仿真結(jié)果如仿真結(jié)果如圖圖2-63所示所示 認(rèn)真核對(duì)輸入輸出波形，可檢查設(shè)計(jì)的功能正確與否。認(rèn)真核對(duì)輸入輸出波形，可檢查設(shè)計(jì)的功能正確與否。上一頁下一頁2.32.3 相關(guān)技術(shù)基本知識(shí)與基本技能相關(guān)技術(shù)基本知識(shí)與基本技能EDA技術(shù)技術(shù)Electronic Design Automation 27 (五五)生成元件符號(hào)生成元件符號(hào) 執(zhí)行執(zhí)行File = Great/Update = Great Symbol

39、Files for Current File命令命令，將本設(shè)計(jì)電路封裝生成一個(gè)元件符號(hào)，將本設(shè)計(jì)電路封裝生成一個(gè)元件符號(hào)(圖圖2-64)，供以后在原理圖編輯器下進(jìn)，供以后在原理圖編輯器下進(jìn)行層次設(shè)計(jì)時(shí)調(diào)用。行層次設(shè)計(jì)時(shí)調(diào)用。 所生成的符號(hào)所生成的符號(hào)(圖圖2-65)存放在本工程存放在本工程目目錄下，文件名為錄下，文件名為BiaoJueQi，文件后，文件后綴名為綴名為.bsfo調(diào)用方法與調(diào)用方法與Quarius 提供的元件符號(hào)相似。提供的元件符號(hào)相似。二、原理圖輸入法中的層次化設(shè)計(jì)二、原理圖輸入法中的層次化設(shè)計(jì) 層次化設(shè)計(jì)也稱層次化設(shè)計(jì)也稱“自頂向下自頂向下”設(shè)計(jì)方法，即將一個(gè)大的設(shè)計(jì)項(xiàng)目分解為

40、若設(shè)計(jì)方法，即將一個(gè)大的設(shè)計(jì)項(xiàng)目分解為若干干子項(xiàng)目或若十層次來完成。劃分是從頂層由高往下，而設(shè)計(jì)則可先設(shè)計(jì)底子項(xiàng)目或若十層次來完成。劃分是從頂層由高往下，而設(shè)計(jì)則可先設(shè)計(jì)底層的電路，然后在高層次的設(shè)計(jì)中，逐級(jí)調(diào)用低層次的設(shè)計(jì)結(jié)果。原理圖輸層的電路，然后在高層次的設(shè)計(jì)中，逐級(jí)調(diào)用低層次的設(shè)計(jì)結(jié)果。原理圖輸入法可很方入法可很方便地進(jìn)行層次化設(shè)計(jì)便地進(jìn)行層次化設(shè)計(jì)。 上一頁下一頁2.32.3 相關(guān)技術(shù)基本知識(shí)與基本技能相關(guān)技術(shù)基本知識(shí)與基本技能EDA技術(shù)技術(shù)Electronic Design Automation 28 【例例2.1 用層次化設(shè)計(jì)設(shè)計(jì)一個(gè)兩位二進(jìn)制數(shù)乘法器。用層次化設(shè)計(jì)設(shè)計(jì)一個(gè)兩位二

41、進(jìn)制數(shù)乘法器。 1.系統(tǒng)分析系統(tǒng)分析 兩位二進(jìn)制數(shù)相乘，最多可得四位二進(jìn)制數(shù)，其乘法運(yùn)算如圖兩位二進(jìn)制數(shù)相乘，最多可得四位二進(jìn)制數(shù)，其乘法運(yùn)算如圖: a0 al X b0 b1 alb0 a0b0 +alb1 a0b1 m3 m2 ml m0 其中：其中：m0=a0&b0 ml=al&b0+a0&b1 m2=al&b1+進(jìn)位進(jìn)位c1 m3=進(jìn)位進(jìn)位c2 由此可知，系統(tǒng)可分解為兩個(gè)半加器和幾個(gè)與門聯(lián)結(jié)而成。由此可知，系統(tǒng)可分解為兩個(gè)半加器和幾個(gè)與門聯(lián)結(jié)而成。上一頁下一頁2.32.3 相關(guān)技術(shù)基本知識(shí)與基本技能相關(guān)技術(shù)基本知識(shí)與基本技能EDA技術(shù)技術(shù)Electron

42、ic Design Automation 29 2.底層電路半加器設(shè)計(jì)底層電路半加器設(shè)計(jì) 半加器的真值表見半加器的真值表見表表2-1。 由半加器的真值表可得，半加器的邏輯表達(dá)式如下由半加器的真值表可得，半加器的邏輯表達(dá)式如下: s=a XOR b c=a AND b 根據(jù)半加器的邏輯表達(dá)式，可按根據(jù)半加器的邏輯表達(dá)式，可按圖圖2-66設(shè)計(jì)設(shè)計(jì)hadd.bdf文件。把文件。把hadd.bdf文文件存放到文件夾件存放到文件夾hadd內(nèi)，并以此文件建立工程，編譯通過，執(zhí)行內(nèi)，并以此文件建立工程，編譯通過，執(zhí)行File=Greate/Update=Greate Symbol Files for Cur

43、rent File命令，生成命令，生成符號(hào)符號(hào)hadd.bsf。 上一頁下一頁2.32.3 相關(guān)技術(shù)基本知識(shí)與基本技能相關(guān)技術(shù)基本知識(shí)與基本技能EDA技術(shù)技術(shù)Electronic Design Automation 30 3.頂層電路兩位二進(jìn)制數(shù)乘法器設(shè)計(jì)頂層電路兩位二進(jìn)制數(shù)乘法器設(shè)計(jì) 根據(jù)系統(tǒng)分析所得結(jié)論，可按根據(jù)系統(tǒng)分析所得結(jié)論，可按圖圖2-67設(shè)計(jì)兩位二進(jìn)制數(shù)乘法器電路。設(shè)計(jì)兩位二進(jìn)制數(shù)乘法器電路。 新建一個(gè)工程文件夾新建一個(gè)工程文件夾mult2，把，把hadd.bdf, hadd.bsf文件放入其中，新建一文件放入其中，新建一個(gè)原理圖文件，使用插入符號(hào)命令，出現(xiàn)選擇符號(hào)的界面，選擇個(gè)原

44、理圖文件，使用插入符號(hào)命令，出現(xiàn)選擇符號(hào)的界面，選擇hadd.bsf將將它放置于原理圖編輯區(qū)中，以它放置于原理圖編輯區(qū)中，以mult2.bdf命名并保存到命名并保存到mult2文件夾中。以此文件夾中。以此文件新建工程。按文件新建工程。按圖圖2-67調(diào)出其他有關(guān)元件并按圖連線，保存、編譯并通過調(diào)出其他有關(guān)元件并按圖連線，保存、編譯并通過仿真。仿真。 通過編譯仿真，其仿真波形如通過編譯仿真，其仿真波形如圖圖2-68所示。所示。 本例的底層電路符號(hào)用原理圖設(shè)計(jì)輸入法設(shè)計(jì)后生成，還可以用以后介紹本例的底層電路符號(hào)用原理圖設(shè)計(jì)輸入法設(shè)計(jì)后生成，還可以用以后介紹的文本設(shè)計(jì)輸入法設(shè)計(jì)后生成，這樣的設(shè)計(jì)方法稱

45、混合設(shè)計(jì)輸入法。的文本設(shè)計(jì)輸入法設(shè)計(jì)后生成，這樣的設(shè)計(jì)方法稱混合設(shè)計(jì)輸入法。 上一頁下一頁2.32.3 相關(guān)技術(shù)基本知識(shí)與基本技能相關(guān)技術(shù)基本知識(shí)與基本技能EDA技術(shù)技術(shù)Electronic Design Automation 31 三、三、Quartus 器件編程器件編程 使用使用Quartus 軟件成功編譯工程之后，就可以對(duì)軟件成功編譯工程之后，就可以對(duì)Altera器件進(jìn)行編程或器件進(jìn)行編程或配置，進(jìn)而進(jìn)行硬件測(cè)試。配置，進(jìn)而進(jìn)行硬件測(cè)試。Quartus Compiler的的Assembler模塊生成模塊生成POF和和SOF編程文件編程文件,Quartus Programmer可以用編程文

46、件與可以用編程文件與Altera編程編程硬件一起對(duì)器件進(jìn)行編程或配置。還可以使用硬件一起對(duì)器件進(jìn)行編程或配置。還可以使用Quartus Programmer的獨(dú)的獨(dú)立版本對(duì)器件進(jìn)行編程可配置。立版本對(duì)器件進(jìn)行編程可配置。 (一一)編程硬件與編程模式編程硬件與編程模式 所使用的所使用的Altera編程硬件口可以是編程硬件口可以是MasterBlaster, ByteBlasterMV, ByteBlaster 或或USB-Blaster下載電纜或下載電纜或Altera編程單元編程單元(APU)。國(guó)內(nèi)許多。國(guó)內(nèi)許多開發(fā)板和實(shí)驗(yàn)箱使用開發(fā)板和實(shí)驗(yàn)箱使用ByteBlasterMV或或ByteBlast

47、er下載電纜。下載電纜。下一頁2.32.3 相關(guān)技術(shù)基本知識(shí)與基本技能相關(guān)技術(shù)基本知識(shí)與基本技能上一頁EDA技術(shù)技術(shù)Electronic Design Automation 32 Programmer具有四種編程模式具有四種編程模式:被動(dòng)串行模式被動(dòng)串行模式(PS Mode), JTAG模式、模式、主動(dòng)串行編程模式主動(dòng)串行編程模式(AS Mode)和插座內(nèi)編程模式和插座內(nèi)編程模式(In-Socket)。 被動(dòng)串行和被動(dòng)串行和JTAG編程模式使用編程模式使用Altera編程硬件對(duì)單個(gè)或多個(gè)器件進(jìn)行編編程硬件對(duì)單個(gè)或多個(gè)器件進(jìn)行編程。主動(dòng)串行編程模式使用程。主動(dòng)串行編程模式使用Altera編程硬件

48、對(duì)單個(gè)編程硬件對(duì)單個(gè)EPCS1或或EPCS4串行配置串行配置器件進(jìn)行編程。插座內(nèi)編程模式使用器件進(jìn)行編程。插座內(nèi)編程模式使用Altera編程硬件對(duì)單個(gè)編程硬件對(duì)單個(gè)CPLD或配置器件或配置器件進(jìn)行編程。進(jìn)行編程。 (二二)器件設(shè)置和引腳的鎖定器件設(shè)置和引腳的鎖定 如果編程前沒有進(jìn)行器件的選擇和引腳的鎖定或需要重新進(jìn)行器件的選擇如果編程前沒有進(jìn)行器件的選擇和引腳的鎖定或需要重新進(jìn)行器件的選擇和引腳的鎖定則可按照下列步驟進(jìn)行。和引腳的鎖定則可按照下列步驟進(jìn)行。 上一頁下一頁2.32.3 相關(guān)技術(shù)基本知識(shí)與基本技能相關(guān)技術(shù)基本知識(shí)與基本技能EDA技術(shù)技術(shù)Electronic Design Autom

49、ation 33 1.器件的選擇器件的選擇 運(yùn)行運(yùn)行Quartus 軟件，打開所擊編程、配置的電路工程文件，選擇菜單軟件，打開所擊編程、配置的電路工程文件，選擇菜單Assignments=Device命令，在彈出的對(duì)話框命令，在彈出的對(duì)話框(圖圖2-69)中的中的Category欄內(nèi)選欄內(nèi)選中中Device項(xiàng)，在項(xiàng)，在Device標(biāo)簽中選擇所使用的器件，例如使用標(biāo)簽中選擇所使用的器件，例如使用EPIC3T144C8。 2.選擇配置器件的工作方式選擇配置器件的工作方式(可不做可不做) 單擊單擊 圖圖2-69中的中的Device & Pin Options按鈕，按鈕，在彈出的窗在彈出的窗口

50、中選擇口中選擇General標(biāo)簽標(biāo)簽(圖圖2-70)，在，在Options欄欄內(nèi)選中內(nèi)選中Auto-restart Configuration after error，可可使對(duì)器件配置失敗后能自動(dòng)重新配置，并加入使對(duì)器件配置失敗后能自動(dòng)重新配置，并加入JTAG用戶編碼用戶編碼。Auto-restart Configuration after error是是Quartus 默認(rèn)選擇默認(rèn)選擇。上一頁下一頁2.32.3 相關(guān)技術(shù)基本知識(shí)與基本技能相關(guān)技術(shù)基本知識(shí)與基本技能EDA技術(shù)技術(shù)Electronic Design Automation 34 3.選擇配置器件選擇配置器件(使用使用EPCS器件的

51、主動(dòng)串行編程模式時(shí)器件的主動(dòng)串行編程模式時(shí)) 使用使用EPCS器件的主動(dòng)串行編程模式中，需要選擇配置器件的主動(dòng)串行編程模式中，需要選擇配置EPCS器件。單擊器件。單擊圖圖2-70中的中的Configuration標(biāo)簽，在如標(biāo)簽，在如圖圖2-71所示的所示的Configuration標(biāo)簽中可根標(biāo)簽中可根據(jù)開發(fā)板和實(shí)驗(yàn)箱中使用的選擇據(jù)開發(fā)板和實(shí)驗(yàn)箱中使用的選擇EPCS器件選擇器件選擇EPCS器件。在編譯前選中器件。在編譯前選中Configuration標(biāo)簽中的標(biāo)簽中的Generate compressed bitstreams復(fù)選框，編譯后復(fù)選框，編譯后就能產(chǎn)生用于就能產(chǎn)生用于 EPCS的的POF

52、文件。文件。 4.選擇閑置引腳的狀態(tài)選擇閑置引腳的狀態(tài)(可不做可不做) 單擊單擊圖圖2-70中的中的Unused Pins標(biāo)簽，可選擇目標(biāo)器件閑置引腳的狀態(tài)為輸標(biāo)簽，可選擇目標(biāo)器件閑置引腳的狀態(tài)為輸入態(tài)入態(tài)(高阻態(tài)，推薦高阻態(tài)，推薦)或輸出狀態(tài)或輸出狀態(tài)(低電平低電平)或輸出不定狀態(tài)。默認(rèn)為輸出狀態(tài)或輸出不定狀態(tài)。默認(rèn)為輸出狀態(tài)(低低電平電平)，如，如圖圖2-72所所示。示。 上一頁下一頁2.32.3 相關(guān)技術(shù)基本知識(shí)與基本技能相關(guān)技術(shù)基本知識(shí)與基本技能EDA技術(shù)技術(shù)Electronic Design Automation 35 5.引腳的鎖定引腳的鎖定 選擇菜單選擇菜單Assignments

53、 = Pins命令，彈出管腳設(shè)置界面，如命令，彈出管腳設(shè)置界面，如圖圖2-73所示所示。 然后雙擊管腳所對(duì)應(yīng)的然后雙擊管腳所對(duì)應(yīng)的Location欄，在出現(xiàn)的如欄，在出現(xiàn)的如圖圖2-74所示的下拉列表中所示的下拉列表中選擇對(duì)應(yīng)端口信號(hào)名的器件引腳，如對(duì)應(yīng)選擇對(duì)應(yīng)端口信號(hào)名的器件引腳，如對(duì)應(yīng)a，選擇，選擇PIN_3。 對(duì)應(yīng)對(duì)應(yīng)b，選擇，選擇PIN 2;對(duì)應(yīng)對(duì)應(yīng)c，選擇，選擇PIN_1;對(duì)應(yīng)對(duì)應(yīng)Y，選擇，選擇PIN_11，如，如圖圖2-75所所示。示。 最后單擊最后單擊“保存保存”按鈕，保存引腳鎖定信息，再編譯一次，把引腳鎖定信按鈕，保存引腳鎖定信息，再編譯一次，把引腳鎖定信息編譯進(jìn)編譯下載文件中

54、，就可以準(zhǔn)備將編譯好的息編譯進(jìn)編譯下載文件中，就可以準(zhǔn)備將編譯好的SOF文件或者文件或者POF文件下文件下載到載到FPGA器件或者器件或者EPCS器件。器件。上一頁下一頁2.32.3 相關(guān)技術(shù)基本知識(shí)與基本技能相關(guān)技術(shù)基本知識(shí)與基本技能EDA技術(shù)技術(shù)Electronic Design Automation 36 (三三) 編程下載設(shè)計(jì)文件編程下載設(shè)計(jì)文件 下面只介紹常用的使用下面只介紹常用的使用 ByteBlasterMV或或 ByteBlaster 下載電纜，用下載電纜，用JTAG模式或者模式或者主動(dòng)串行編程模式主動(dòng)串行編程模式(AS Mode)編程下載設(shè)計(jì)文件的方法。編程下載設(shè)計(jì)文件的方法

55、。 1. JTAG模式編程下載應(yīng)用模式編程下載應(yīng)用JTAG模式可用編譯好的模式可用編譯好的SOF文件直接對(duì)文件直接對(duì)FP GA器件進(jìn)行配置。器件進(jìn)行配置。 (1)硬件連接硬件連接 首先用首先用 ByteBlasterMV 或或 ByteBlaster 下載電纜把開發(fā)板或?qū)嶒?yàn)箱與下載電纜把開發(fā)板或?qū)嶒?yàn)箱與Quartus 所安裝的計(jì)算機(jī)并所安裝的計(jì)算機(jī)并口通信線連接好，打開電源，具體方法要參考口通信線連接好，打開電源，具體方法要參考開發(fā)板或?qū)嶒?yàn)箱的有關(guān)資料。開發(fā)板或?qū)嶒?yàn)箱的有關(guān)資料。 (2)打開編程窗打開編程窗口、選擇編程模式和配置文件口、選擇編程模式和配置文件 上一頁下一頁2.32.3 相關(guān)技術(shù)

56、基本知識(shí)與基本技能相關(guān)技術(shù)基本知識(shí)與基本技能EDA技術(shù)技術(shù)Electronic Design Automation 37 選擇菜單選擇菜單Tool = Programmer命令，彈出以下編程窗命令，彈出以下編程窗口，如口，如圖圖2-76所所示。示。 在在Mode 欄中選擇欄中選擇JTAG模式，如模式，如圖圖2-77所所示。示。 核對(duì)下載文件路徑和文件名。若不出現(xiàn)或有錯(cuò)，單擊左側(cè)核對(duì)下載文件路徑和文件名。若不出現(xiàn)或有錯(cuò)，單擊左側(cè)Add File按鈕，按鈕，手動(dòng)選擇所要下載的文件。選中打勾的下載文件右側(cè)的第一個(gè)編程項(xiàng)目復(fù)選手動(dòng)選擇所要下載的文件。選中打勾的下載文件右側(cè)的第一個(gè)編程項(xiàng)目復(fù)選框，如框，

57、如圖圖2-78所示。所示。 (3)設(shè)置編程器設(shè)置編程器(若是初次安裝時(shí)若是初次安裝時(shí)) 若是初次安裝若是初次安裝Quartus且，編程窗口內(nèi)右上角的地方有且，編程窗口內(nèi)右上角的地方有No Hardware字樣字樣，則必須加入下載方式。在，則必須加入下載方式。在圖圖2-79中單擊中單擊Hardware Setup按鈕，彈出按鈕，彈出Hardware Setup對(duì)話框，如對(duì)話框，如圖圖2-80所示。所示。上一頁下一頁2.32.3 相關(guān)技術(shù)基本知識(shí)與基本技能相關(guān)技術(shù)基本知識(shí)與基本技能EDA技術(shù)技術(shù)Electronic Design Automation 38 在在圖圖2-80 的的Hardware

58、Setup對(duì)話框中，單擊對(duì)話框中，單擊Hardware Settings標(biāo)簽，標(biāo)簽，再單擊此頁中的再單擊此頁中的 Add Hard ware按鈕。按鈕。 從彈出的從彈出的Add Hard+ are 對(duì)話框的對(duì)話框的 Hardware type欄中選擇欄中選擇ByteBlasterMV or BvteBlaster ，然后單擊，然后單擊OK鍵，如鍵，如圖圖2-81所示。所示。 在在圖圖2-82的的Hardware欄中會(huì)出現(xiàn)欄中會(huì)出現(xiàn)ByteBlasterMV或者或者ByteBlaster 字字樣。究竟顯示樣。究竟顯示ByteBlasterMV還是還是ByteBlaster 字樣，取決于使用的是字

59、樣，取決于使用的是ByteBlasterMV還是還是ByteBlaster 下載電纜。選擇下載電纜。選擇ByteBlasterMV或者或者ByteBlaster ，然后單擊，然后單擊Close按鈕。按鈕。 這時(shí)編程窗口內(nèi)右上角的地方會(huì)出現(xiàn)這時(shí)編程窗口內(nèi)右上角的地方會(huì)出現(xiàn)ByteBlasterM V或者或者ByteBlaster 字樣，如字樣，如圖圖2-83所示。所示。 核對(duì)下載文件路徑和文件名。若不出現(xiàn)或有錯(cuò)，單擊左側(cè)核對(duì)下載文件路徑和文件名。若不出現(xiàn)或有錯(cuò)，單擊左側(cè)Add File上一頁下一頁2.32.3 相關(guān)技術(shù)基本知識(shí)與基本技能相關(guān)技術(shù)基本知識(shí)與基本技能EDA技術(shù)技術(shù)Electronic

60、 Design Automation 39 按鈕，手動(dòng)選擇所要下載的文件。選中打勾下載文件右側(cè)的第一個(gè)編程項(xiàng)目按鈕，手動(dòng)選擇所要下載的文件。選中打勾下載文件右側(cè)的第一個(gè)編程項(xiàng)目復(fù)選框，如復(fù)選框，如圖圖2-84所示。所示。 (4)配置下載配置下載 最后單擊最后單擊Start按鈕，進(jìn)行對(duì)目標(biāo)按鈕，進(jìn)行對(duì)目標(biāo)FPGA器件配置下載，如器件配置下載，如圖圖2-85所示。下所示。下載成功后即可進(jìn)行設(shè)計(jì)電路硬件調(diào)試。載成功后即可進(jìn)行設(shè)計(jì)電路硬件調(diào)試。2.主動(dòng)串行編程模式主動(dòng)串行編程模式(AS Mode) 為了使為了使FPGA在編程成功以后，再次通電啟動(dòng)仍然保持原有的配置文件，在編程成功以后，再次通電啟動(dòng)仍然保持原有的配置文件，可將配置文件燒寫