施密特觸發(fā)器設計

1、精選優(yōu)質文檔-傾情為你奉上IC后端課程設計報告 題目： 施密特觸發(fā)器設計 專業(yè)： XXXXXXXXXXXXX 班級： XXXXXXXXXXXX 學號： XXXXXXXX 組長： XXXXXXX 成員： XXXXX XXXXXX 指導老師： 目錄課程設計的要求31.1、課程設計的背景31.11、觸發(fā)器及其應用31.12、設計施密特觸發(fā)器的意義31.2、 Hspice仿真工具4課程設計內容521、實驗原理52.11、電路原理和電路圖522、程序代碼與仿真6221、程序代碼6222、Hspice仿真結果7 課程設計的要求 1.1 課程設計的背景：1.11概述集成電路（Integrated Circu

2、it，縮寫IC），是通過一系列特定的加工工藝，將晶體管、二極管等有源器件和電阻、電容、電感等無源器件，按照一定的電路互聯，“集成”在一塊半導體晶片上，封裝在一個外殼內，執(zhí)行特定電路或系統(tǒng)功能的一種器件。集成電路具有體積小，重量輕，引出線和焊接點少，壽命長，可靠性高，性能好等優(yōu)點，同時成本低，便于大規(guī)模生產。它不僅在工、民用電子設備如收錄機、電視機、計算機等方面得到廣泛的應用，同時在軍事、通訊、遙控等方面也得到廣泛的應用。用集成電路來裝配電子設備，其裝配密度比晶體管可提高幾十倍至幾千倍，設備的穩(wěn)定工作時間也可大大提高。正因為集成電路的發(fā)展應用很廣泛，因此集成電路設計更是不容小覷的。1.12、觸發(fā)

3、器及其應用 如果電路在某一時刻的輸出狀態(tài)不僅取決于電路在這一時刻的輸入狀態(tài)，而且與電 路過去的狀態(tài)有關，也就是說電路具有了記憶功能，這種電路我們稱之為時序邏輯電路。時序邏輯電路中能夠完成記憶功能的電路叫做觸發(fā)器，它是最重要、最基本的時序邏輯電路。觸發(fā)器和組合電路可以組成多種時序邏輯單元電路，比如計數器、移位寄存 器、隨即存儲器等。 按照觸發(fā)器的功能，觸發(fā)器一般可以分為 RS 觸發(fā)器、D 觸發(fā)器、JK 觸發(fā)器、T 及 T觸發(fā)器、施密特觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器和無穩(wěn)態(tài)單元-定時器等。而本次課程所設計的 就是觸發(fā)器中比較常用的施密特觸發(fā)器。觸發(fā)器可通過數據庫中的相關表實現級聯更改； 不過，通過級聯引用完

4、整性約束可以更有效地執(zhí)行這些更改。觸發(fā)器可以強制比用 CHECK 約束定義的約束更為復雜的約束。與 CHECK 約束不同，觸發(fā)器可以引用其它 表中的列。例如，觸發(fā)器可以使用另一個表中的 SELECT 比較插入或更新的數據，以 及執(zhí)行其它操作，如修改數據或顯示用戶定義錯誤信息。觸發(fā)器也可以評估數據修改 前后的表狀態(tài)， 并根據其差異采取對策。 一個表中的多個同類觸發(fā)器(INSERT、 UPDATE、 DELETE)允許采取多個不同的對策以響應同一個修改語句。觸發(fā)器可以查詢其他表，而且可以包含復雜的 SQL 語句。它們主要用于強制服從復 雜的業(yè)務規(guī)則或要求。例如：您可以根據客戶當前的帳戶狀態(tài)，控制是

5、否允許插入新訂 單。觸發(fā)器也可用于強制引用完整性，以便在多個表中添加、更新或刪除行時，保留在 這些表之間所定義的關系。然而，強制引用完整性的最好方法是在相關表中定義主鍵 和外鍵約束。如果使用數據庫關系圖，則可以在表之間創(chuàng)建關系以自動創(chuàng)建外鍵約束。1.13、設計施密特觸發(fā)器的意義施密特觸發(fā)器是由美國科學家奧托·赫伯特·施密特(Otto Herbert Schmitt)于 1934 年發(fā) 明，當時他只是一個研究生，后于 1937 年他在其博士論文中將這一發(fā)明描述為“熱電子 觸發(fā)器”。這一發(fā)明是施密特對魷魚神經中的神經脈沖傳播進行研究的直接成果。 在電子學中，施密特觸發(fā)器是包含正

6、反饋的比較器電路。對于標準施密特觸發(fā)器， 當輸入電壓高于正向閾值電壓，輸出為高；當輸入電壓低于負向閾值電壓，輸出為低； 當輸入在正負向閾值電壓之間，輸出不改變，也就是說輸出由高電平翻轉為低電平，或 是由低電平翻轉為高電平對應的閾值電壓是不同的。只有當輸入電壓發(fā)生足夠的變化時， 輸出才會變化，因此將這種元件命名為觸發(fā)器。這種雙閾值動作被稱為遲滯現象，表明 施密特觸發(fā)器有記憶性。從本質上來說，施密特觸發(fā)器是一種雙穩(wěn)態(tài)多諧振蕩器。1.2 Hspice仿真工具簡介:微電子技術的迅速發(fā)展以及集成電路規(guī)模不斷提高，對電路性能的設計要求越來越嚴格，這勢必對用于大規(guī)模集成電路設計的EDA 工具提出越來越高的要

7、求。自1972 年美國加利福尼亞大學伯克利分校電機工程和計算機科學系開發(fā)的用于集成電路性能分析的電路模擬程序SPICE（Simulation Program with IC Emphasis）誕生以來，為適應現代微電子工業(yè)的發(fā)展，各種用于集成電路設計的電路模擬分析工具不斷涌現。HSPICE 是Meta-Software 公司為集成電路設計中的穩(wěn)態(tài)分析，瞬態(tài)分析和頻域分析等電路性能的模擬分析而開發(fā)的一個商業(yè)化通用電路模擬程序，它在伯克利的SPICE（1972 年推出），MicroSim公司的PSPICE （1984 年推出）以及其它電路分析軟件的基礎上，又加入了一些新的功能，經過不斷的改進，目前

8、已被許多公司、大學和研究開發(fā)機構廣泛應用。主要功能： Hspice（現在屬于Synopsys 公司）是IC 設計中最常使用的工業(yè)級電路仿真工具，用以對電子電路的穩(wěn)態(tài)、瞬態(tài)及頻域的仿真和分析，可以精確的仿真、分析、優(yōu)化從直流到高于100GHz 頻率的微波電路。目前，一般書籍都采用Level 2 的MOS Model 進行計算和估算，與Foundry 經常提供的Level 49 和Mos 9、EKV 等Library 不同，而以上Model 要比Level 2 的Model 復雜的多，因此Designer 除利用Level 2 的Model 進行電路的估算以外，還一定要使用電路仿真軟件Hspice

9、、Spectre 等進行仿真，以便得到精確的結果。 課程設計的內容 2.1、實驗原理：2.11電路原理和電路圖本實驗的施密特觸發(fā)器是用CMOS電路實現的。這一電路的基本設想是CMOS反相器的開關閾值是有PMOS管和NMOS管之間的（導電銀因）比率決定的。增加這一比率可以是閾值Vm升高，減小這一比率可以是閾值Vm降低。假設Vin最初等于0，所Vout也為0。反饋環(huán)是PMOS管M4偏置在導通模式，二M3則關斷。輸入信號等效地連接到一個反相器上，該反相器包括兩個并聯的PMOS管（M2和M4）作為上拉網絡，以及一個NMOS管（M1）作為下拉網絡。因此之一反相器的等效晶體管的比率為Km1/(Km2+Km

10、4),提高了開關閾值。反相器一旦切換，反饋環(huán)就關斷M4并使NMOS器件M3導通。這一附加的下拉器件加速了翻轉并產生一個斜率很陡的“干凈”的輸出信號。在又高至低的翻轉中也可以觀察到類似的情形。所以施密特觸發(fā)器具有抑制噪聲的作用，可用下圖表示2.2、程序代碼與仿真：2.21、程序代碼：a schmitt trigger model.options list node postVcc vcc 0 2.5m1 vcc in 1 vcc pch l=1.6u w=80u m2 1 in 0 0 nch l=1.6u w=30um3 vcc out 1 vcc pch l=1.6u w=40um4 1 o

11、ut 0 0 nch l=1.6u w=15um5 vcc 1 out vcc pch l=1.6u w=80um6 out 1 0 0 nch l=1.6u w=30uvi in 0 pwl(0 -6 4u 6 8u -6 12u 6 16u -6 20u 6).model nch nmos level=3， tox=1.8e-8， ld=0.08u，+uo=500， vmax=2.0e5， phi=0.6， gamma=0.5，+nsub=2.5e16， vto=0.7， nfs=8.2e11， cgso=2.5e-10，+cgbo=2.5e-10， cjsw=2.5e-10， cgdo=

12、2.5e-10， mj=0.5，+cj=2.5e-4， pb=0.9， is=1.0e-16， js=1.0e-4+kf=600e-27 af=0.8 nlev=2 rs=600+rd=600 eta=0.05 kappa=0.007 theta=0.06+acm=2 xj=2.7e-7 delta=0.7.model pch pmos level=3， tox=1.8e-8， ld=0.08u，+uo=165， vmax=2.7e5， phi=0.80， gamma=0.75，+nsub=5.5e16， vto=-0.7， nfs=7.6e11， cgso=2.5e-10，+cgbo=2.7

13、5e-10， cjsw=3.4e-10， cgdo=2.5e-10， mj=0.5，+cj=3.7e-4， pb=0.8， is=1.0e-16， js=1.0e-4+kf=400e-27 af=1.0 nlev=2 rs=1200+rd=1200 eta=0.12 kappa=1.5 theta=0.135+acm=2 xj=2.3e-7 delta=0.3.tran 200p 20u .print tran v(in) v(out).end2.22、Hspice仿真結果：由上圖可以可以看出當輸入為三角波時輸出波形為鋸齒波如下圖所示：本實驗的仿真程序是將以一個三角波利用施密特觸發(fā)器換成鋸齒波，通過hspice成功獲得了正確的結果。 課程設計的心得 通過這次課程設計更深刻的了解了IC設計中的知識，尤其是IC后端設計Hspice軟件的使用，使我對Hspice軟件的使用有了更深入的了解。其語言程序的使用也更加熟悉，在設計軟件方面，從剛開始對這些軟件的陌生，到后來慢慢熟練，有了很大的進步，小組的合作效果也有了明顯的提高，在設計電路的過程中不僅對本課程設計的知識有了更深刻的認識，對集成電路的設計與仿真的相關知識也有了進一步的認識，經過學習和我們小組的相互配合，最終完成了本次的IC后端的課程設計。對以后相關的學習和研究打下了基礎，更好的學習IC設計的知