數字IC芯片設計-文檔資料_第1頁
數字IC芯片設計-文檔資料_第2頁
數字IC芯片設計-文檔資料_第3頁
數字IC芯片設計-文檔資料_第4頁
數字IC芯片設計-文檔資料_第5頁
已閱讀5頁,還剩45頁未讀 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領

文檔簡介

1、1模擬?數字?OR2數字IC設計流程3數字IC設計流程制定芯片的具體指標用系統(tǒng)建模語言對各個模塊描述RTL設計、RTL仿真、硬件原型驗證、電路綜合版圖設計、物理驗證、后仿真等4具體指標制作工藝裸片面積封裝速度功耗功能描述接口定義5前端設計與后端設計數字前端設計(front-end)以生成可以布局布線的網表(Netlist)為終點。數字后端設計( back-end )以生成可以可以送交foundry進行流片的GDS2文件為終點。術語:tape-out提交最終GDS2文件做加工;Foundry芯片代工廠,如中芯國際。6算法模型c/matlab codeRTL HDLvhdl/verilogNETL

2、ISTverilogStandcelllibraryLAYOUTGDSII對功能,時序,制造參數進行檢查TAPE-OUT綜合工具根據基本單元庫的功能-時序模型,將行為級代碼翻譯成具體的電路實現結構布局布線工具根據基本單元庫的時序-幾何模型,將電路單元布局布線成為實際電路版圖數字IC設計流程7前端設計(RTL to Netlist) RTL(Register Transfer Level)設計 利用硬件描述語言,如verilog,對電路以寄存器之間的傳輸為基礎進行描述綜合: 將RTL級設計中所得的程序代碼翻譯成實際電路的各種元器件以及他們之間的連接關系,可以用一張表來表示,稱為門級網表(Netl

3、ist)。STA(Static Timing Analysis,靜態(tài)時序分析):套用特定的時序模型(Timing Model),針對特定電路分析其是否違反設計者給定的時序限制(Timing Constraint) RTL Code風格代碼檢查功能仿真邏輯綜合成功?綜合后仿真成功?STA成功?代碼修改約束修改NNNNetlist 后端整個ASIC設計流程都是一個迭代的流程,在任何一步不能滿足要求,都需要重復之前步驟,甚至重新設計RTL代碼。模擬電路設計的迭代次數甚至更多。8前端工具仿真和驗證 QUATURS II Cadence的Incisive:就是大家最常用的nc_verilog, nc_s

4、im, nc_lauch,verilog-xl的集合 。 綜合Synopsys的DCCadence的RTL Compliler號稱時序,面積和功耗都優(yōu)于DC,但是仍然無法取代人們耳熟能詳的DC. BuildGates :與DC同期推出的綜合工具,但是在國內基本上沒有什么市場,偶爾有幾家公司用。 啟動命令:bg_shell gui&9后端設計(Netlist to Layout)APR:Auto Place and Route,自動布局布線Extract RC:提取延時信息DRC:Design Rule Check,設計規(guī)則檢查。LVS:Layout Versus Schematic,版

5、圖電路圖一致性檢查。ARPExtrat RCSTA成功?DRC成功?LVS成功?NN后仿真NetlistLayout EditN10APR(Auto Place And Route,自動布局布線) 芯片布圖(RAM,ROM等的擺放、芯片供電網絡配置、 I/O PAD擺放) 標準單元的布局 時鐘樹綜合 布線 DFM(Design For Manufacturing)布局布線主要是通過EDA工具來完成的11APR工具工具APRSynopsysASTROCadenceEncounter12布局布線流程13IO,電源和地的布置14指定平面布置圖指定平面布置圖15電源的規(guī)劃電源的規(guī)劃16電源布線電源布線

6、17布線布線18ENCOUTER布局布線設計流程1、登錄服務器,進入終端,輸入:encounter ,進入soc encounter192、調入門級網表和庫 網表文件:bin/accu_synth.v 約束文件:bin/accu.sdc 時序庫: hjtc18_ff.lib hjtc18_ss.lib hjtc18_tt.lib IO約束文件:bin/accu.io20Import design21 3、在advanced的power里添加 VDD GND22234、布圖規(guī)劃floorplan 一開始有默認值,但我們需要對自動布局的結果進來手工調整。 Floorplanspecify Floo

7、rplan 我們需要芯片具體的尺寸要求改變里面的數值。 將Ratio(H/W) 改為1 將core utilization改為0.5 將core to left /right/top/bottom 改為10242526 5、creat power ring在power里選擇power planingadd rings會彈出add ring對話框27286、placement placestandard cells 然后placeplace Flip I/O29307、Route routenanoroute31得到最后的布線圖32時鐘樹綜合時鐘樹和復位樹綜合為什么要放在APR時再做呢?時鐘樹綜

8、合的目的:l低skewl低clock latency33DFM (Design For Manufacturing) lDFM:可制造性設計 lDFM步驟在整個布局布線流程以后開始,主要目的是通過一些技術處理防止芯片在物理制造過程中出現問題,造成芯片不能工作。DFM的目的在于提高良率。DFM主要考慮以下效應:l天線效應lMetal liftoff效應lMetal over-etching效應34DFM信號線太長造成由金屬線過窄造成由金屬過寬造成35DRC (Design Rule Check) Design Rule: 由于制造工藝與電路性能等原因,對版圖設計有一定要求,比如說,線寬不能低于最

9、低線寬,N阱間應當具有一定間距,每一層金屬應當具有一定密度等。36LVS(layout versus schematic ) LVS: LVS是為了檢查版圖文件功能與原有電路設計功能的一致性。LVS軟件根據標準單元庫設計者提供的cdl網表文件從版圖中提取電路網表。37后端設計的挑戰(zhàn)時鐘樹(clock tree)當生產工藝小于0.18um時,因為布線而造成的時序差異和延遲常常超過模塊中電路設計的差異和延遲。交叉效應(cross talk)天線效應(antenna effect)當布線過長時產生的天線效應會對電路的時序產生影響,解決的辦法是插入天線二極管?;旌想娐吩O計(mixed-signal d

10、esign)38用人單位要求高級數字前端電路工程師 工作地點:成都 職位描述:1.完成公司ASIC數字前端的設計和驗證;2. 配合數字后端部門完成ASIC的后端設計;3. 配合測試部門完成ASIC的測試;4.完成相關文檔的整理與編寫。任職要求:1. 相關專業(yè)本科以上學歷;2. 4-5年相關工作經驗,具有獨立設計模塊、芯片能力;3. 熟練掌握Verilog,熟悉芯片的仿真驗證方法,熟悉 NC-Sim CS, Quartus等EDA工具;熟悉ASIC設計流程;了解系統(tǒng)總線架構和常用軟硬件接口協(xié)議。4. 良好的溝通協(xié)調能力及團隊合作精神。數字后端設計工程師 職位描述:負責數字電路的綜合、自動布局布線

11、、時鐘分析、時序修正、電源分析、信號完整性分析、物理驗證、代工廠tapeout等數字后端工作,協(xié)助前端工程師完成設計、驗證和時序分析,完成對代工廠數據交接和對客戶技術支持。任職資格:1. 微電子相關專業(yè),本科以上學歷。2. 熟悉SOC從RTL到GDS的完整設計流程; 3. 能夠熟練使用Astro/Encounter、DC/PC、PT、Formality、MentorDFT、StarRC、Calibre等相關設計工具的某一套或幾種;4. 較好的英文閱讀能力; 5.高效的學習能力和團對合作精神。39謝謝40后端設計的挑戰(zhàn)單擊此處添加段落文字內容單擊此處添加段落文字內容單擊此處添加段落文字內容單擊此

12、處添加段落文字內容41單擊此處添加標題單擊此處添加段落文字內容單擊此處添加段落文字內容單擊此處添加段落文字內容單擊此處添加段落文字內容單擊此處添加段落文字內容單擊此處添加段落文字內容42單擊此處添加段落文字內容單擊此處添加段落文字內容單擊此處添加段落文字內容 單擊此處添加段落文字內容單擊此處添加段落文字內容 單擊此處添加段落文字內容單擊此處添加標題43單擊此處添加標題單擊此處添加段落文字內容此處添加內容此處添加內容此處添加內容此處添加內容單擊此處添加段落文字內容此處添加內容此處添加內容單擊此處添加段落文字內容此處添加內容此處添加內容單擊此處添加段落文字內容此處添加內容此處添加內容單擊此處添加段

13、落文字內容此處添加內容此處添加內容單擊此處添加段落文字內容44單擊此處添加標題單擊添加單擊添加內容文字單擊添加單擊添加內容文字單擊添加單擊添加內容文字單擊添加單擊添加內容文字45單擊此處添加標題單擊此處添加段落文字內容單擊此處添加段落文字內容單擊此處添加段落文字內容單擊此處添加段落文字內容單擊此處添加段落文字內容單擊此處添加段落文字內容單擊此處添加段落文字內容單擊此處添加段落文字內容單擊此處添加段落文字內容單擊此處添加段落文字內容單擊此處添加段落文字內容單擊此處添加段落文字內容單擊此處添加段落文字內容單擊此處添加段落文字內容單擊此處添加段落文字內容單擊此處添加段落文字內容單擊此處添加段落文字內容單擊此處添加段落文字內容單擊此處添加段落文字內容單擊此處添加段落文字內容單擊此處添加段落文字內容單擊此處添加段落文字內容單擊此處添加段落文字內容單擊此處添加段落文字內容單擊此處添加段落文字內容單擊此處添加段落文字內容單擊此處添加

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間,僅對用戶上傳內容的表現方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論