時(shí)序電路設(shè)計(jì)參考模板

1、實(shí)驗(yàn)二 時(shí)序電路設(shè)計(jì)一. 實(shí)驗(yàn)內(nèi)容使用Verilog語(yǔ)言完成一個(gè)時(shí)序電路模塊的RTL設(shè)計(jì)，并為這個(gè)模塊設(shè)計(jì)一個(gè)簡(jiǎn)單的testbench文件，并用ncverilog完成仿真過(guò)程，用拷屏的方法，完成WORD格式的實(shí)驗(yàn)報(bào)告，記錄仿真結(jié)果的波形輸出。二. 時(shí)序電路模塊設(shè)計(jì)要求（1）濾波器電路設(shè)計(jì)使用一個(gè)乘法器和一個(gè)加法器，設(shè)計(jì)完成一個(gè)五階數(shù)字濾波器的設(shè)計(jì)，輸入為串行數(shù)據(jù)X，復(fù)位信號(hào)RST，時(shí)鐘信號(hào)CLK，使能信號(hào)EN，輸出為串行數(shù)據(jù)信號(hào)Y，數(shù)據(jù)輸出有效信號(hào)OEN。數(shù)字濾波器公式為：y(i) = a0+ a1*x(i-1)+ a2*x(i-2)+ a3*x(i-3)+ a4*x(i-4)+ a5*x(i

2、-5)其中：a0=0.08a1=0.13a2=0.23a3=0.14a4=0.16a5=0.26用Verilog語(yǔ)言為這個(gè)濾波器設(shè)計(jì)一個(gè)testbench，要求輸入激勵(lì)X為隨機(jī)數(shù)據(jù)輸入。（2）接口設(shè)計(jì)為上述設(shè)計(jì)一個(gè)外部接口，可以通過(guò)該接口對(duì)濾波器的系數(shù)a0 a5進(jìn)行改寫，在上述testbench基礎(chǔ)上，完成濾波器系數(shù)配置的配置驗(yàn)證，系數(shù)配置如下：a0=0.20a1=0.04a2=0.08a3=0.20a4=0.16a5=0.32三. 實(shí)驗(yàn)過(guò)程（1）分析濾波器程序需要的模塊：1）根據(jù)濾波器的公式，得知該程序需要一個(gè)乘法器模塊2）i時(shí)刻輸出與前5個(gè)時(shí)刻的輸入有關(guān)，因此需要6個(gè)寄存器用來(lái)保存x輸入的

3、值 3）i時(shí)刻輸出完成了5次乘法5次加法，因此需要一個(gè)變頻器產(chǎn)生一個(gè)5倍頻的時(shí)鐘 4）需要定義五個(gè)狀態(tài)，每個(gè)狀態(tài)實(shí)現(xiàn)相應(yīng)的乘法和加法操作。（2）在給定a的5個(gè)值時(shí)出現(xiàn)一個(gè)問(wèn)題，小數(shù)如何用二進(jìn)制表示： 將濾波器公式左右同時(shí)乘以2的八次方，即所有的二進(jìn)制數(shù)值左移八位，此時(shí)系數(shù)均四舍五入保留整數(shù)位，轉(zhuǎn)換成二進(jìn)制形式即可。將最終的計(jì)算結(jié)果高八位賦值給y即為濾波器的輸出。計(jì)算得：a0=00010100，a1=00100001，a2=00111011，a3=00100100，a4=00101001，a5=01000011。1 / 8（3）第一部分：定義輸入輸出變量，變頻器和乘法器的引用定義（4）第二部分：

4、定義6個(gè)寄存器，給5個(gè)系數(shù)a賦值 這里定義了wen,waddr,wdata三個(gè)變量，為a輸入的外部接口，當(dāng)寫入使能信號(hào)wen為1時(shí)，重新給a賦值，數(shù)值為輸入信號(hào)wdata。（5）第三部分：定義五個(gè)狀態(tài)，每個(gè)狀態(tài)完成一次乘法和一次加法 乘法器的輸入賦值采用組合邏輯，根據(jù)不同的狀態(tài)分別將不同的輸入信號(hào)連入乘法器的輸入端口，不需要時(shí)鐘。加法運(yùn)算采用時(shí)序邏輯，在clk2的上升沿完成一次加法，直至5次相加之和輸出到sum中，這里的sum為16位二進(jìn)制數(shù)。（6）第四部分：輸出有效信號(hào)oen和y的賦值 當(dāng)狀態(tài)state為000時(shí)輸出有效信號(hào)oen置1，同時(shí)輸出y的值為sum的高八位，否則y輸出為0。因?yàn)樽畛?/p>

5、在公式兩邊同時(shí)乘以2的八次方了，所以最終的值為結(jié)果的高八位。四. 實(shí)驗(yàn)結(jié)果（1）700ns之前x的輸入全是0，所以y的輸出也一直為0，波形符合分析。（2）725ns時(shí)刻，clk上升沿讀入x的第一個(gè)值00100100(36)，此時(shí)y輸出仍為0（3）775ns時(shí)刻，讀入x第二個(gè)值10000001(129)，y輸出為0，因?yàn)榇藭r(shí)y=a0=0.08，sum的高八位為0。（4） 825ns時(shí)刻，讀入x第三個(gè)值00001001(9)，y輸出為00000100(4)，計(jì)算：a0=0.08，a1=0.13，y(i)=0.08+0.13*36=4.76，波形符合計(jì)算結(jié)果。（5）875ns時(shí)刻，讀入x的第四個(gè)值0

6、1100011（99），此時(shí)輸出y的值00011001（25），計(jì)算：y=0.08+0.13*129+0.23*36=25.16，波形符合結(jié)果。（6）925ns時(shí)刻，讀入x的第五個(gè)值00001101（13），此時(shí)輸出y的值00100100（36），計(jì)算：y=0.08+0.13*9+0.23*129+0.14*36=35.96，波形符合計(jì)算結(jié)果。（7）975ns時(shí)刻，輸出y的值00100110（38），計(jì)算：y=0.08+0.13*99+0.23*9+0.14*129+0.16*36= 38.84，波形符合計(jì)算結(jié)果。 （8）結(jié)果分析：由于仿真時(shí)間的限制，本次實(shí)驗(yàn)最終輸出了四個(gè)不為0的y的值，每當(dāng)