八選一數(shù)據(jù)選擇器

1、目 錄1 版圖設(shè)計概要12 數(shù)據(jù)選擇器簡介23 八選一數(shù)據(jù)選擇器的設(shè)計44 各模塊設(shè)計64.1 五輸入與門的設(shè)計64.2 八輸入或門的設(shè)計84.3 反相器104 實驗總結(jié)12參考文獻(xiàn)131 版圖設(shè)計概要IC（“集成電路”）產(chǎn)業(yè)是全球高新技術(shù)產(chǎn)業(yè)的前沿與核心，是最具活力和挑戰(zhàn)性的戰(zhàn)略產(chǎn)業(yè)。自2000年來，在國家政策的大力支持下，我國集成電路產(chǎn)業(yè)得到了長足的發(fā)展，而作為集成電路產(chǎn)業(yè)最前沿的設(shè)計業(yè)更是呈現(xiàn)出“百花齊放”的繁榮景象,作為產(chǎn)業(yè)命脈的IC設(shè)計人才，在IC產(chǎn)業(yè)最集中的長三角地區(qū)也僅僅只有幾千人。所以擁有一定工作經(jīng)驗的設(shè)計工程師，據(jù)國內(nèi)知名獵頭公司烽火獵聘公司數(shù)據(jù)顯示IC已成為人才獵頭公司爭相

2、角逐的“寵兒”。IC版圖設(shè)計是指將前端設(shè)計產(chǎn)生的門級網(wǎng)表通過EDA設(shè)計工具進(jìn)行布局布線和進(jìn)行物理驗證并最終產(chǎn)生供制造用的GDSII數(shù)據(jù)的過程。其主要工作職責(zé)有：芯片物理結(jié)構(gòu)分析、邏輯分析、建立后端設(shè)計流程、版圖布局布線、版圖編輯、版圖物理驗證、聯(lián)絡(luò)代工廠并提交生產(chǎn)數(shù)據(jù)。作為連接設(shè)計與制造的橋梁，合格的版圖設(shè)計人員既要懂得IC設(shè)計、版圖設(shè)計方面的專業(yè)知識，還要熟悉制程廠的工作流程、制程原理等相關(guān)知識。版圖設(shè)計在大學(xué)階段課程教學(xué)使用軟件為Tanner該軟件有L-Edit、S-Edit、T-Spice、W-Edit和LVS組成。Tanner集成電路設(shè)計軟件是由Tanner Research公司開發(fā)的

3、基于Windows平臺的用于集成電路設(shè)計的工具軟件。該軟件功能十分強大，易學(xué)易用，包括S-Edit，T-Spice，W-Edit，L-Edit與LVS，從電路設(shè)計、分析模擬到電路布局一應(yīng)俱全。其中的L-Edit版圖編輯器在國內(nèi)應(yīng)用廣泛，具有很高知名度。L-Edit Pro是Tanner EDA軟件公司所出品的一個IC設(shè)計和驗證的高性能軟件系統(tǒng)模塊，具有高效率，交互式等特點，強大而且完善的功能包括從IC設(shè)計到輸出，以及最后的加工服務(wù)，完全可以媲美百萬美元級的IC設(shè)計軟件。L-EditPro包含IC設(shè)計編輯器(Layout Editor)、自動布線系統(tǒng)(Standard Cell Place &a

4、mp; Route)、線上設(shè)計規(guī)則檢查器（DRC）、組件特性提取器（Device Extractor）、設(shè)計布局與電路netlist的比較器(LVS)、CMOS Library、Marco Library，這些模塊組成了一個完整的IC設(shè)計與驗證解決方案。L-Edit Pro豐富完善的功能為每個IC設(shè)計者和生產(chǎn)商提供了快速、易用、精確的設(shè)計版圖的系統(tǒng)。2 數(shù)據(jù)選擇器簡介數(shù)據(jù)選擇器是指經(jīng)過選擇，把多個通道的數(shù)據(jù)傳送到唯一的公共數(shù)據(jù)通道上去，實現(xiàn)數(shù)據(jù)選擇功能的邏輯電路稱為數(shù)據(jù)選擇器。它的作用相當(dāng)于多個輸入的單刀多擲開關(guān)，其示意圖如下所示圖2-1 位通道選擇信號數(shù)據(jù)選擇器除了可以實現(xiàn)一些組合邏輯功能以

5、外，還可以做分時多路傳輸電路，函數(shù)發(fā)生器及數(shù)碼比較器等，常見的數(shù)據(jù)比較器有2選1，4選1，8選1，16選1電路。在多路數(shù)據(jù)傳送過程中，能夠根據(jù)需要將其中任意一路選出來的電路，叫做數(shù)據(jù)選擇器。數(shù)據(jù)選擇器(MUX)的邏輯功能是在地址選擇信號的控制下，從多路數(shù)據(jù)中選擇一路數(shù)據(jù)作為輸出信號。本次設(shè)計的是8選1數(shù)據(jù)選擇器74LS151。74LS151為互補輸出的8選1數(shù)據(jù)選擇器，引腳排列如圖所示，功能見表。選擇控制端（地址端）為C，B，A，按二進(jìn)制譯碼，從8個輸入數(shù)據(jù)D0-D7中，選擇一個需要的數(shù)據(jù)送到輸出端Y，S為使能端，低電平有效。使能端S1時，不論C，B，A狀態(tài)如何，均無輸出（Y0，W1）多路開關(guān)

6、被禁止。使能端S0時，多路開關(guān)正常工作，根據(jù)地址碼C，B，A的狀態(tài)選擇D0-D7中某一個通道的數(shù)據(jù)輸送到輸出端Y。如：CBA000，則選擇D0數(shù)據(jù)到輸出端，即YD0。如：CBA001，則選擇D1數(shù)據(jù)到輸出端，即YD1，其余類推。表2-1 74LS151功能表SCBAYW1×××00000D00001D10010D20011D30100D40101D50110D60111D7圖2-1 八選一數(shù)據(jù)選擇器74LS151引腳排列3 八選一數(shù)據(jù)選擇器的設(shè)計圖3-1 八選一數(shù)據(jù)選擇器電路圖八選一數(shù)據(jù)選擇器采用了八個五輸入的與門，八個反相器和一個八輸入的或門實現(xiàn)了數(shù)據(jù)選擇輸出的

7、功能。圖3-2 八選一數(shù)據(jù)選擇器版圖設(shè)計圖3-3 八選一數(shù)據(jù)選擇器版圖的DRC檢查圖3-4 八選一數(shù)據(jù)選擇器版圖仿真示意圖由上面的版圖仿真示意圖可知，當(dāng)S=1時，不管C，B，A是什么，輸出的W=1，Y=0。當(dāng)S=0，CBA=000時，Y=D0=0，W=1。當(dāng)S=0，CBA=001時，Y=D1=0，W=1。當(dāng)S=0，CBA=010時，Y=D2=0，W=1。當(dāng)S=0，CBA=011時，Y=D3=0，W=1。當(dāng)S=0，CBA=100時，Y=D4=1，W=0。當(dāng)S=0，CBA=101時，Y=D5=1，W=0。當(dāng)S=0，CBA=110時，Y=D6=0，W=1。當(dāng)S=0，CBA=111時，Y=D7=1，W

8、=0。由此可知，該版圖實現(xiàn)了八選一數(shù)據(jù)選擇器的功能。圖3-5 八選一數(shù)據(jù)選擇器輸出的SPICE文件圖3-6 八選一數(shù)據(jù)選擇器的LVS對比4 各模塊設(shè)計4.1 五輸入與門的設(shè)計圖4-1 五輸入與門電路圖從電路圖可知，該五輸入與門，使用了六個PMOS，六個NMOS，有五個輸入端，其中有一個使能位S。有一個輸出端Y。圖4-2 五輸入與門版圖示意圖圖4-3 五輸入與門版圖的DRC檢查圖4-4 五輸入與門的輸出SPICE文件圖4-6 五輸入與門仿真示意圖從電路圖可知，該五輸入與門有五個輸入端，S，A，B，C，D。電路仿真圖中可知，當(dāng)S，A，B，C，D都為1時，輸出Y才為1。當(dāng)S，A，B，C，D之中至少有

9、一個為0時，輸出Y為0。由仿真圖可知該功能是正確的。圖4-7 五輸入與門LVS對比4.2 八輸入或門的設(shè)計或門（英語：ORgate）是數(shù)字電路的一種基本邏輯電路。若當(dāng)輸入均為高電平（0），則輸出為低電平（0）；若輸入中至少有一個為低電平（1），則輸出為高電平（1）。圖4-7 八輸入或門電路圖由電路圖可知，該八輸入或非門使用了九個NMOS和九個PMOS，并且從課本上得知，該電路應(yīng)該符合設(shè)計要求。圖4-8 八輸入或門輸出的SPICE文件圖4-9 八輸入或門版圖設(shè)計圖4-9 八輸入或門的LVS對比圖4-10 八輸入或門仿真示意圖八輸入或門。共有八個輸入端B0、B1、B2、B3、B4、B5、B6、B7

10、。一個輸出端Out。且很容易知道，只有當(dāng)B0、B1、B2、B3、B4、B5、B6、B7八個同時為低電平的時候輸出Out才為低電平，其他時刻Out為高電位, 且從原理圖看出，使用了九個NMOS和九個PMOS。并且從仿真波形圖看，設(shè)計符合要求。4.3 反相器圖4-10 反相器電路圖電路圖設(shè)計反相器使用了一個NMOS和一個PMOS，并且兩個并聯(lián)，輸入端A和一個輸出端Y。圖4-11 反相器仿真示意圖反相器應(yīng)該是對輸入信號進(jìn)行做反相處理，輸入輸出信號狀態(tài)相反，從仿真示意圖看出，該反相器的輸出波形和輸入波形相反。圖4-12 反相器版圖圖4-12 反相器的DRC檢查非門（英文：NOT gate）又稱反相器，

11、是邏輯電路的基本單元，非門有一個輸入和一個輸出端。邏輯符號中輸出端的圓圈代表反相的意思。當(dāng)其輸入端為高電平（邏輯1）時輸出端為低電平（邏輯0），當(dāng)其輸入端為低電平時輸出端為高電平。也就是說，輸入端和輸出的電平狀態(tài)總是反相的。圖4-13 反相器的LVS對比4 實驗總結(jié)在這次電路課程設(shè)計中,我花了較多的時間查閱資料。由于是第一次做電路的課程設(shè)計,對于相關(guān)設(shè)計過程和分析方法并不大熟練。但功夫不負(fù)有心人,最終還算順利完成,這對我以后學(xué)習(xí)相關(guān)的課程以及進(jìn)行更高層次的數(shù)字電路設(shè)計都奠定了不錯的基礎(chǔ)。在設(shè)計過程中,出現(xiàn)了各種各樣的問題,有些是單一原因引起的,有的是綜合原因引起的,這些都很考驗我的毅力與堅持。

12、但是我掌握了研究這類問題的方法,即問題解決的過程就是要從問題所表現(xiàn)出來的情況出發(fā),通過反復(fù)推敲,作出相應(yīng)判斷,逐步找出問題的癥結(jié)所在,從而一舉擊破。要在復(fù)雜的電子器件和密密麻麻的連線中找出頭緒來,有時候并不是一件容易的事情。但是往往這樣的問題就出在計算上,尤其是在化簡卡諾圖時，務(wù)必小心謹(jǐn)慎,一個字符寫錯或者漏掉一些信息相應(yīng)得出的結(jié)果就會有天壤之別,自然邏輯電路就不能實現(xiàn)最初的設(shè)計功能。而且必要的時候,一定要畫出時序圖來幫自己解決問題,往往會起不錯的效果。就是在這種不斷發(fā)現(xiàn)問題、分析問題、解決問題的過程中，我提高了自己分析解決問題的能力,因此,我把這次課程設(shè)計看成一次綜合學(xué)習(xí)的機會。我已經(jīng)算是掌

13、握了一定的電路設(shè)計的基礎(chǔ)以及相應(yīng)的分析方法、實踐能力以及自學(xué)能力。雖然遇到了不少問題,但是在向老師和同學(xué)請教的學(xué)習(xí)過程中,我又改正了不少錯誤的認(rèn)識,對電路的設(shè)計與分析方法的掌握也有了一定的提高我相信這些知識與經(jīng)驗對以后的學(xué)習(xí)會有極大的幫助。這次課程設(shè)計雖然在功能上完全實現(xiàn)了課題的要求,即實現(xiàn)了八選一數(shù)據(jù)選擇器的全部要求,但是相應(yīng)的不足之處還應(yīng)該考慮到。怎樣更好地布局以及連線,使整個電路圖不至于雜亂無章等等問題,雖然是細(xì)節(jié)問題,但往往可以決定成敗,這些問題都應(yīng)該引以為戒并作為以后設(shè)計相關(guān)電路時的參考。參考文獻(xiàn)1 李蓉.基于VHDL語言的數(shù)字搶答器的設(shè)計J.科技風(fēng)，2008,24:42-46.2 侯伯亨，顧新.VHDL硬件描述語言與數(shù)字邏輯電路設(shè)計(修訂版)M.西安：西安電子科技大學(xué)出版社，2005:3-9.3 孟慶海，張洲.VHDL基礎(chǔ)及經(jīng)典實例開發(fā)M.西安：西安交通大學(xué)出版社，2008,4:1-5.4 王行，李衍.EDA技術(shù)入門與提高M(jìn).西安：西安電子科技大學(xué)出版社，2005:17-32.5 周彩寶等.VHDL語言及其應(yīng)用J.計算機工程，1998,10:17-20.6 孫冰等.VHDL在計算機組成原理實驗中的應(yīng)用研究J.價值工程, 2011,30(27)