二或門(mén)電路的設(shè)計(jì)

1、二或門(mén)電路的設(shè)計(jì)1 實(shí)驗(yàn)?zāi)康?. 熟悉Schematic，Virtuoso設(shè)計(jì)環(huán)境，掌握或門(mén)電路原理圖輸入方法。2. 熟悉仿真參數(shù)設(shè)置，掌握仿真步驟3. 掌握畫(huà)版圖步驟，了解版圖設(shè)計(jì)規(guī)則4. 掌握版圖的驗(yàn)證。2 實(shí)驗(yàn)內(nèi)容2.1原理圖設(shè)計(jì)建立庫(kù)文件在CIW窗口中建立or庫(kù)文件與or視圖，打開(kāi)電路原理圖設(shè)計(jì)窗口。添加元件在gpdk180中選擇3個(gè)pmos和3個(gè)nmos，在analoglib庫(kù)中選擇vcc和gnd各一個(gè)，按圖1添加所需文件。連線(xiàn)：按圖1完成連線(xiàn)。圖1 二或門(mén)電路原理圖添加輸入pin為A,B;輸出pin為Y。檢查檢查電路結(jié)構(gòu)與連線(xiàn)如圖1所示，使用Check and Save圖標(biāo)進(jìn)行差錯(cuò)

2、修改并保存。2.2二輸入或門(mén)仿真仿真電路如圖1所示。對(duì)輸入信號(hào)進(jìn)行設(shè)值。A輸入信號(hào)設(shè)值如圖2所示：圖2 Setup Analog Stimuli窗口B輸入信號(hào)設(shè)值如圖3所示：圖3 Setup Analog Stimuli窗口電源電壓設(shè)置如圖4所示:圖4 Setup Analog Stimuli窗口對(duì)二輸入或門(mén)進(jìn)行瞬態(tài)分析，仿真設(shè)值窗口如圖5所示：圖5 Choosing Analyses窗口輸出顯示信號(hào)在原理圖中選擇A、B、Y三端。如圖6所示：圖6 Analog Design Environment 窗口運(yùn)行仿真，仿真曲線(xiàn)如圖7所示：圖7 或門(mén)tran仿真曲線(xiàn)2.3或門(mén)版圖設(shè)計(jì)啟動(dòng)版圖設(shè)計(jì)環(huán)境V

3、irtuoso layout Editor,完成or版圖設(shè)計(jì)。創(chuàng)建視圖在CIW窗口中建立Design庫(kù)的or視圖，打開(kāi)Virtuoso layout Editor設(shè)計(jì)窗口。添加元件選擇并添加3個(gè)pmos和3個(gè)nmos的單元版圖。布局布線(xiàn)參考電路結(jié)構(gòu)的特點(diǎn)，直接調(diào)用設(shè)計(jì)好的單元版圖，按照MOS管版圖設(shè)計(jì)規(guī)則，考慮所有布線(xiàn)所需要的幾何尺寸以及所在的版層，可以選擇先畫(huà)出或非門(mén)版圖，再畫(huà)反相器版圖，然后再將兩者相連從而完成布線(xiàn)。按照電路圖1進(jìn)行連線(xiàn)檢查，連線(xiàn)無(wú)誤后保存。二輸入或門(mén)版圖如圖8所示圖8 二輸入或門(mén)版圖2.4版圖后仿真DRC驗(yàn)證在“Layout Editing”窗口點(diǎn)擊“Verify”“DRC.”，彈出“DRC”驗(yàn)證窗口，不做何改動(dòng)，直接點(diǎn)擊OK得到圖9所示界面。圖9 CIW窗口Extract(參數(shù)提取)點(diǎn)擊“Verify”“Extract.”,彈出“Extract”窗口，不需要作何改動(dòng)，直接點(diǎn)擊ok。LVS驗(yàn)證在版圖編輯窗口下，點(diǎn)擊VerifyLVS,如圖10所示設(shè)值各項(xiàng)圖10 LVS窗口設(shè)值完點(diǎn)擊運(yùn)行，彈出Analisis Job Succeeded窗口，如圖11所示圖11 Analysis Job Succee