CompactPCI總線熱插拔單板的電氣設計

1、CompactPCI總線熱插拔單板的電氣設計                摘要：CompactPCI熱插拔單板的電氣設計必須滿足熱插拔規(guī)范的要求。要保證在拔插單板時，不對CompactPCI總線產(chǎn)生較大的沖擊，不影響CompactPCI總線上數(shù)據(jù)傳輸?shù)恼_。因此在進行熱插拔單板的電氣設計時，必須考慮到靜電放電、預充電、信號串聯(lián)匹配、信號線長度限定以及濾波電容大小的限制等幾個方面。詳細介紹了CompactPCI熱插拔單板的典型結(jié)構(gòu)、物理

2、連接過程及電氣設計技術(shù)要點。        關(guān)鍵詞：CompactPCI 熱插拔 總線    在一般的應用電子系統(tǒng)中，若出現(xiàn)電路板硬件失效或軟件故障，通常都是先關(guān)閉系統(tǒng)電源再檢修或更換故障設備，這樣往往需要較長的停機時間。在一些可靠性要求非常高的高可靠系統(tǒng)中，不允許停機檢修和停機更換故障板或只允許很短的停機時間。例如在高可靠通訊、軍事應用電子系統(tǒng)中，一旦出現(xiàn)單板故障，要求在整個系統(tǒng)不停機的情況下允許帶電拔出故障板及插入備份板，這種系統(tǒng)通常叫做支持熱插拔系統(tǒng)或高可靠系統(tǒng)。熱插拔系統(tǒng)首先需

3、要有一個支持熱插拔的系統(tǒng)平臺，還需要有支持熱插拔的單板。熱插拔系統(tǒng)都是采用無源背板總線平臺，在眾多的無源背板總線系統(tǒng)中，CompactPCI總線具有完整的支持熱插拔的規(guī)范，CompactPCI總線熱插拔系統(tǒng)應用最廣泛。本文重點介紹CompactPCI熱插拔單板的電氣設計技術(shù)要點。    1 熱插拔技術(shù)概要    熱插拔即允許帶電拔插工作單板，其最基本的目的是要求帶電拔插單板而不影響系統(tǒng)運行，以便維修故障板或重新配置系統(tǒng)；熱插拔技術(shù)可以提供有計劃地訪問熱插拔設備，允許在不停機或很少需要操作人員參與的情況下，實現(xiàn)故障恢

4、復和系統(tǒng)重新配置；熱插拔技術(shù)可以提供高可靠應用，當單板出現(xiàn)故障時，系統(tǒng)在不間斷運行的情況下自動隔離故障板。熱插拔系統(tǒng)的級別由低到高分為三種：基本熱插拔系統(tǒng)，它具有基本熱插拔要求的性能；完全熱插拔系統(tǒng)，它可以對熱插拔單板進行動態(tài)配置；高可靠系統(tǒng)，它利用高可靠平臺實現(xiàn)對硬件的更高級別的控制。    插拔有三個過程：物理連接過程，包括熱插入（在系統(tǒng)運行中插入單板）和熱拔出（在系統(tǒng)運行中拔出單板）；硬件連接過程中，即系統(tǒng)在硬件層上的連接與斷開；軟件連接過程，即系統(tǒng)在軟件層上的連接與斷開。這些過程可以用一組狀態(tài)進一步描述，這些狀態(tài)雖屬于系統(tǒng)的不同連接層但彼此關(guān)聯(lián)，如圖1所示

5、。例如，當物理連接層不存在時，硬件連接層就不能產(chǎn)生電氣連接；當單板從運行中的系統(tǒng)拔出時，軟件連接和硬件連接自動斷開。在圖1中：    P0：單板未安裝到系統(tǒng)，處于系統(tǒng)隔離狀態(tài)。    P1/H0：單板已經(jīng)插入槽位，所有的針都連接上，但沒有上電，CompactPCI總線沒有激活。在這一點，物理層處于P1狀態(tài)，硬件層處于H0狀態(tài)。    H1：單板上電初始化后連接到CompactPCI總線。    H1F：單板被命令上電、初始化，但是失敗，

6、或者單板檢測到故障從CompactPCI總線斷開。這塊單板不適合插入從CompactPCI總線。    H2/S0：單板上電，但CompactPCI總線只能訪問配置空間。此時，配置寄存器還沒有配置好。在這一點，硬件層處于H2狀態(tài)，軟件層處于S0狀態(tài)。    S1：系統(tǒng)已經(jīng)配置好單板。    S2：必需的軟件（驅(qū)動器，等）加載完成，單板可被操作系統(tǒng)和應用軟件使用。但所有的操作都沒有開始。    S2Q：此狀態(tài)同S2，但不允許進行新的操作，

7、單板處于靜止狀態(tài)。    S3：單板加入系統(tǒng)，已經(jīng)正常工作。    S3Q：軟件完成當前操作，但不允許啟動新的操作，此時單板處于靜止狀態(tài)。    2 CompactPCI熱插拔單板的典型結(jié)構(gòu)    CompactPCI單板必須包括一個CompactPCI總線接口器件，CompactPCI總線與PCI總線的接口邏輯和時序完全相。PCI總線接口器件常用的有AMCC公司的S5920、S5933，PLX公司的PCI9052等，或者使用FPGA內(nèi)

8、部的PCI邏輯核（core）。當然，也可以是接口器件和應用邏輯器件合二為一。CompactPCI熱插拔單板的典型結(jié)構(gòu)如圖2所示。J1、J2是標準的2mm HM型接插件，這是CompactPCI熱插拔規(guī)范規(guī)定的，CompactPCI單板就是通過這兩個接插件連接到CompactPCI系統(tǒng)平臺的。其中，連接CompactPCI總線的J1接插件的針是長短分級的（staged pin），即分為長針、短針、中長針。長針是一些電源針，最短的針是BD_SEL#和IDSEL，其它總線信號是中長針，而J2都是中長針。    3 CompactPCI熱插拔單板的物理連接過程&

9、#160;   CompactPCI熱插拔單板的物理連接過程都是相同的，如圖3所示。物理連接過程是從單板插入導軌開始，到最短的針BD_SEL#連接上為止；拔出過程則相反。    物理連接過程是一個機械連接過程。在機械連接的過程中，插入單板，首先進行靜電放電，然后進行預充電，等預充電完成后總線信號針才能連接，最后是BD_SEL#連接上；拔出過程則相反。    靜電放電條是為了保護熱插拔單板在帶電拔插過程中免遭靜電損壞。預充電過程是為了減小熱插拔單板在拔插單板過程中對總線信號的沖擊（電容效

10、應）。4 熱插拔單板的電氣設計技術(shù)要點    CompactPCI熱插拔單板的電氣設計必須滿足熱插拔規(guī)范CompactPCI Host Swap Specificaiton的要求。要保證在拔插單板時，不能對CompactPCI總線產(chǎn)生較大的沖擊，不能影響CompactPCI總線上數(shù)據(jù)傳輸?shù)恼_，必須從如下幾方面進行考慮。    4.1 靜電放電    熱插拔單板，在帶電拔插過程中，為了保護單板免遭靜電損壞，必須進行靜電放電。因此必須在單板上設計放電條，在CompactPCI機

11、箱的插槽上有放電導軌。這樣，在插入前，先進行靜電放電；在拔出前，也先進行靜電放電。    在熱插拔單板的PCB的最外層的下端設計三個放電條：strip1、strip2、strip3。例如，對于標準的CompactPCI后面板插件（高度233.5mm，長度80mm），應設計的三個放電條的長度分別為20mm、27.5mm、20mm，高度為1.5mm。其中，strip3與機殼直接相連，strip1與strip3之間跨接10M電阻，strip2與數(shù)字地通過10M電阻連接，如圖4所示。插入時，Strip1首先與放電導軌接觸，其次是strip2，最后是strip3；

12、拔出時則相反。    4.2 預充電    熱插拔規(guī)范CompactPCI Hot Swap Specification 2.1規(guī)定，熱插拔單板在拔插單板過程中，為了減小對總線的沖擊（電容效應），必須對單板的總線信號進行預充電，使CompactPCI接插件的插針點的預充電電壓達到1.0V（±0.2V）。插入單板時，在CompactPCI總線信號線連接上之前，使單板上的CompactPCI總線信號預充電至1.0V左右，這樣在總線信號線連接上的瞬間，沖擊很?。话纬鰡伟鍟r，在CompactPCI總線信號線斷開之前，使單板

13、上的CompactPCI總線信號預充電至1.0V左右，這樣，在總線信號線斷開的瞬間，沖擊很小。    單板上需要進行預充電的CompactPCI總線信號，即接插件J1、J2與CompactPCI接口器件連接的信號，包括：AD0AD31、C/BE0#C/BE3#、PAR、FRAME#、IRDY#、TRDY#、STOP#、LOCK#、IDSEL、DEVSEL#、PERR#、SERR#、RST#，AD32AD63、C/BE4#C/BE7#、REQ64E、ACK64K、PAR64，需要預充電至1.0V左右。    單板的預

14、充電是從長針5V電源取電，再經(jīng)過電壓轉(zhuǎn)換得到預充電電壓Vps。    需要預充電的信號，經(jīng)過較大的電阻Rp上拉至Vps 預充電電壓（見圖5）。選擇Rp阻值的原則是，Rp的最大值應該保證Vps在5ms內(nèi)，使需要預充電的信號在接插件插件處達到理想充電電壓1.0V的80%；Rp的最小值應該保證PCI設備的管腳在高低電平時的漏時流不致過大，上拉電阻Rp一般不能小于10k。    INTA#、INTB#、INTC#、INTD#/REQ#/PCI_RST#等信號通過10k電阻上拉至PCI接口設備的工作電源電壓（5V或3.3V）

15、。BD_SEL#經(jīng)過10k電阻下拉。    4.3 串聯(lián)匹配    為了減小單板上的CompactPCI總線的信號線分支（stub）對總線的影響，必須對總線信號進行串聯(lián)電阻匹配。PCB的布線特征阻抗應設計為65±10%，匹配電阻阻值為10。需要加串聯(lián)匹配電阻的信號包括：AD0AD31、C/BE0#C/BE3#、PAR、FRAME#、IRDY#、TRDY#、STOP#、LOCK#、IDSEL、DEVSEL#、PERR#、SERR#、RST#、AD32AD63、C/DE4#C/BE7#、REQ64#、ACK64#、PAR64以及INTA#、INTB#、INTC#、INTD#。    4.4 信號線長度限定&#