微機(jī)原理與接口技術(shù)教案

1、第 1 課 次 授 課 計(jì) 劃基本內(nèi)容: 課程性質(zhì)及內(nèi)容介紹、先修課程及參考書目 第1章 計(jì)算機(jī)基礎(chǔ)知識(shí)（1）1.1 緒論 1.2 計(jì)算機(jī)的發(fā)展概述1.3 微機(jī)中信息的表示及運(yùn)算基礎(chǔ)目的要求: 明確本課程的學(xué)習(xí)目的及要求、激發(fā)學(xué)習(xí)微機(jī)原理與接口的興趣與熱情，初步了解本課程的特點(diǎn)及學(xué)習(xí)方法；了解計(jì)算機(jī)發(fā)展歷史；熟練掌握無符號(hào)數(shù)和帶符號(hào)數(shù)的表示方法；掌握各種進(jìn)制間的互換；（重點(diǎn)）掌握數(shù)的原碼、反碼、補(bǔ)碼表示法，并熟練掌握補(bǔ)碼加減運(yùn)算。（重點(diǎn)）難點(diǎn): 補(bǔ)碼加減法運(yùn)算；有符號(hào)數(shù)和無符號(hào)數(shù)溢出判斷。教學(xué)環(huán)節(jié)及組織: 新課引入課程性質(zhì)：該課程屬計(jì)算機(jī)硬件基礎(chǔ)課程，是學(xué)習(xí)微機(jī)組裝、單片機(jī)應(yīng)用開發(fā)、微機(jī)控制等

2、課程的前序基礎(chǔ)課。課程內(nèi)容：微機(jī)的基本結(jié)構(gòu)；指令系統(tǒng)及匯編語言；存儲(chǔ)器結(jié)構(gòu)及工作原理；I/O接口及應(yīng)用；可編程芯片及應(yīng)用。學(xué)習(xí)方法：首先掌握微型計(jì)算機(jī)的基本原理，熟記其指令系統(tǒng)用指令和應(yīng)用指令編寫程序；掌握I/O接口的基本結(jié)構(gòu)和接口應(yīng)用；理論結(jié)合實(shí)際，多上機(jī)多編程，在應(yīng)用中學(xué)習(xí)。新課講授1 計(jì)算機(jī)基礎(chǔ)知識(shí)1.2 計(jì)算機(jī)發(fā)展概述從1946年世界上第一臺(tái)電子數(shù)字計(jì)算機(jī)ENIAC問世至今，計(jì)算機(jī)的發(fā)展主要經(jīng)歷了電子管、晶體管、小規(guī)模集成電路、大規(guī)模（LSI）和超大規(guī)模（VSLI）集成電路四個(gè)發(fā)展階段，從1981年起進(jìn)入智能計(jì)算機(jī)階段。 微處理器及微型計(jì)算機(jī)的發(fā)展4位及低檔8位中高檔8位16位32位高

3、檔32位64位（主要體現(xiàn)在位數(shù)的變化） 微型計(jì)算機(jī)的組成微型計(jì)算機(jī)通常由微處理器（即CPU）、存儲(chǔ)器（ROM，BAM）、IO接口電路及系統(tǒng)總線（包括地址總線AB、數(shù)據(jù)總線DB、控制總線CB）組成。 計(jì)算機(jī)編程語言的發(fā)展。介紹各編程語言的特點(diǎn)，本門課程主要學(xué)習(xí)匯編語言。1.3 計(jì)算機(jī)中信息的表示及運(yùn)算基礎(chǔ) 計(jì)算機(jī)中的數(shù)和編碼系統(tǒng) 計(jì)算機(jī)中的進(jìn)位計(jì)數(shù)制 進(jìn)位計(jì)數(shù)制的基本概念 u 課堂討論：為什么要使用二進(jìn)制和十六進(jìn)制，各進(jìn)制間是否可以相互轉(zhuǎn)換？ 四種不同進(jìn)制數(shù)（二、八、十、十六進(jìn)制）的相互轉(zhuǎn)換（課堂練習(xí)） 計(jì)算機(jī)中帶符號(hào)數(shù)的表示 原碼、反碼和補(bǔ)碼的表示方法 原碼、反碼和補(bǔ)碼之間的轉(zhuǎn)換u 課堂練習(xí)

4、補(bǔ)碼加減運(yùn)算 補(bǔ)碼加減運(yùn)算規(guī)則 XY補(bǔ)=X 補(bǔ)Y 補(bǔ)u 例題分析例1X=-0110100B，Y=+1110100B，求X+Y=？例2X=-56，Y=-17，求X-Y=？u 通過例題強(qiáng)調(diào)：運(yùn)算完后要先判斷結(jié)果的正負(fù)，結(jié)果若為負(fù)數(shù)，則需進(jìn)行變補(bǔ)運(yùn)算才能得到結(jié)果的真值。即XY原XY補(bǔ) 補(bǔ) 溢出判斷u 例題分析例3X=-62H，Y=-3BH，求X+Y=？例4X=-1FH，Y=-4AH，求X+Y=？ 溢出和進(jìn)位的區(qū)別， 溢出判斷標(biāo)準(zhǔn)：若最高進(jìn)位次高位進(jìn)位=1，則結(jié)果產(chǎn)生溢出。小結(jié)1）主要介紹了計(jì)算機(jī)的發(fā)展以及計(jì)算機(jī)的基礎(chǔ)知識(shí)。2）要求掌握：二、十、十六進(jìn)制的相互轉(zhuǎn)換，無符號(hào)數(shù)、帶符號(hào)數(shù)、真值、機(jī)器數(shù)的區(qū)

5、別，原碼、反碼、補(bǔ)碼、真值之間的相互轉(zhuǎn)換方法，補(bǔ)碼加減運(yùn)算，進(jìn)位和溢出的概念。課外作業(yè)及思考題1） 課后練習(xí)1,2,3,5,6題自行練習(xí)。課 后 記 載 :第 2 課 次 授 課 計(jì) 劃基本內(nèi)容: 第1章 計(jì)算機(jī)基礎(chǔ)知識(shí)（2）1.3 微機(jī)中信息的表示及運(yùn)算基礎(chǔ)第2章 8086體系結(jié)構(gòu)（1）2.1 8086 CPU結(jié)構(gòu)（內(nèi)部結(jié)構(gòu)） 目的要求: 掌握二-十進(jìn)制數(shù)的表示（BCD數(shù)）；掌握二-十進(jìn)制數(shù)的加減運(yùn)算；（重點(diǎn)）掌握字符的編碼（ASCII碼）；掌握8086微處理器的基本結(jié)構(gòu)和工作原理。難點(diǎn): 二-十進(jìn)制數(shù)（BCD數(shù)）的加減運(yùn)算結(jié)果調(diào)整教學(xué)環(huán)節(jié)及組織: 復(fù)習(xí)鞏固 計(jì)算機(jī)中的數(shù)和編碼系統(tǒng) 計(jì)算機(jī)中

6、的進(jìn)位計(jì)數(shù)制及進(jìn)制間的轉(zhuǎn)換 計(jì)算機(jī)中帶符號(hào)數(shù)的表示：原、反、補(bǔ)碼的表示和轉(zhuǎn)換 補(bǔ)碼加減運(yùn)算：XY補(bǔ)=X 補(bǔ)Y 補(bǔ) 溢出判斷：若最高進(jìn)位次高位進(jìn)位=1，則結(jié)果產(chǎn)生溢出。新課講授1 計(jì)算機(jī)基礎(chǔ)知識(shí)1.3 計(jì)算機(jī)中信息的表示及運(yùn)算基礎(chǔ) 二-十進(jìn)制數(shù)（BCD數(shù)） 二-十進(jìn)制數(shù)的表示：用四位二進(jìn)制數(shù)表示一位十進(jìn)制數(shù)。 二-十進(jìn)制數(shù)的加減運(yùn)算u 課堂討論：例題中BCD數(shù)運(yùn)算結(jié)果為什么不再是BCD數(shù)？為什么與十進(jìn)制結(jié)果不符？u 通過例題討論，分析結(jié)果不一致的原因：BCD數(shù)在計(jì)算機(jī)中按十六進(jìn)制運(yùn)算“逢十六進(jìn)一”，而十進(jìn)制為“逢十進(jìn)一”。若要BCD數(shù)運(yùn)算中仍保有十進(jìn)制的“逢十進(jìn)一”的效果，則對(duì)運(yùn)算結(jié)果需進(jìn)行調(diào)整

7、。 二-十進(jìn)制數(shù)的加減運(yùn)算調(diào)整原則加法調(diào)整規(guī)則：（1）若二進(jìn)制和小于10，則保持不變化。（2）若二進(jìn)制和大于等于10，或有進(jìn)位，則和數(shù)應(yīng)加6修正。 減法調(diào)整規(guī)則：（1）若相減不發(fā)生借位，則減法直接進(jìn)行。（2）若相減低位向高位發(fā)生借位，則低位應(yīng)減6修正。u 課堂練習(xí)：用BCD碼計(jì)算94+7=101 字符的編碼（ASCII碼） 目前微機(jī)中應(yīng)用最普遍的美國(guó)標(biāo)準(zhǔn)信息交換碼 常用字符ASCII碼：回車0DH/ 換行0AH/ 09（30H39H）/ az（61H7AH）/ AZ（41H5AH）2 8086體系結(jié)構(gòu)從前續(xù)課程學(xué)習(xí)已經(jīng)知道計(jì)算機(jī)的基本結(jié)構(gòu)，從而可知微機(jī)的基本結(jié)構(gòu)有運(yùn)算器、控制器和存儲(chǔ)器等，這些

8、器件又是怎樣構(gòu)成微型計(jì)算機(jī)的以及怎樣在CPU的指揮下工作的？這就是本節(jié)課要解決的間題。2.1 8086 CPU結(jié)構(gòu)初步認(rèn)識(shí)： 8086是16位微處理器，數(shù)據(jù)總線16位，地址總線20位（尋址范圍1M），40腳雙列直插組件封裝。u 課堂提問：計(jì)算機(jī)系統(tǒng)的三總線結(jié)構(gòu)是哪三種總線？數(shù)據(jù)總線、地址總線、控制總線 8086 CPU 的內(nèi)部結(jié)構(gòu)(基于圖2.1 8086 CPU的內(nèi)部結(jié)構(gòu)框圖講解) BIU（Bus Interface Unit總線接口部件）：實(shí)現(xiàn)CPU與存儲(chǔ)器或I/O口間數(shù)據(jù)傳送組成：1個(gè)20位地址加法器、專用寄存器組(段寄存器和指令指針寄存器等)、指令隊(duì)列、總線控制邏輯 EU（Executi

9、on Unit指令執(zhí)行部件）：主要功能是執(zhí)行指令組成：算術(shù)邏輯運(yùn)算單元ALU 、1個(gè)16位標(biāo)志寄存器FLAGS、 1個(gè)數(shù)據(jù)暫存寄器、 8個(gè)通用16位寄存器組、EU控制器 8086 CPU 的工作原理 與一般CPU工作原理對(duì)比，解釋流水線技術(shù) 動(dòng)畫演示8086 CPU流水線工作過程小結(jié)1）主要介紹了計(jì)算機(jī)中常用的編碼方式：BCD、ASCII2）要求掌握：BCD數(shù)的表示、加減運(yùn)算，以及常用字符的ASCII碼 3）主要學(xué)習(xí)了Intel 80868088 微處理器基本結(jié)構(gòu)和工作原理課外作業(yè)及思考題1） 課后練習(xí)13題自行練習(xí)；2） 預(yù)習(xí)：8086CPU 的寄存器結(jié)構(gòu)課 后 記 載 :第 3 課 次 授

10、 課 計(jì) 劃基本內(nèi)容: 第2章 8086體系結(jié)構(gòu)（1）2.1 8086 CPU結(jié)構(gòu)（內(nèi)部結(jié)構(gòu)+寄存器結(jié)構(gòu)+管腳與功能） 目的要求: 熟練掌握8086 CPU內(nèi)部寄存器組的定義及用法；（重點(diǎn)）基本掌握8086微處理器管腳的功能；熟練掌握物理地址/邏輯地址的概念；（重點(diǎn)）掌握存儲(chǔ)器結(jié)構(gòu)和分段的意義；熟練掌握物理地址的形成方式；（重點(diǎn)）難點(diǎn): 8086 CPU內(nèi)部寄存器組的定義及用法；堆棧段的使用教學(xué)環(huán)節(jié)及組織: 復(fù)習(xí)鞏固 第1章課堂作業(yè)評(píng)講1下列無符號(hào)數(shù)中最大的數(shù)是 C 。 錯(cuò)解：D（2人）A. （98）16 B. （152）10 C. （10011001）2 D.（227）8 2二進(jìn)制數(shù)10.1

11、1101B寫成浮點(diǎn)數(shù)形式是 D 。 錯(cuò)解：A（2人）、B（1人） A. 101110110-5 B. 10111012-1000 C. 1.01110110+1 D. 1.0111012+0001 3. 設(shè)x-46，y117，則x-y補(bǔ)和x+y補(bǔ)分別等于 B 。 錯(cuò)解：D（2人） A.D2H和75H B.5DH和47H C.2EH和71H D.47H和71H4補(bǔ)碼表示的8位二進(jìn)制有符號(hào)數(shù)表示的數(shù)值范圍是 D 。 錯(cuò)解:A(3人)、C(14人) A. 0255 B. 0256 C. -127127 D. -1281275 利用二進(jìn)制補(bǔ)碼完成有符號(hào)數(shù)加法運(yùn)算：(16)+(-32)16補(bǔ)=0 001

12、0000B -32 原=1 0100000B -32 補(bǔ)=1 1100000B所以： 16-32補(bǔ)= 16補(bǔ)+ -32補(bǔ) =0 0010000B +1 1100000B=1 1110000B (16)+(-32)=1 1110000B 補(bǔ)=1 0010000B=-16出錯(cuò)之處：1）直接用原碼相加；2）原反補(bǔ)碼求取出錯(cuò)；3）純計(jì)算錯(cuò)誤；4）沒有結(jié)論 第2章內(nèi)容回顧 8086 CPU的內(nèi)部結(jié)構(gòu)：BIU+EU （功能和組成） 8086 CPU的流水線工作方式新課講授2 8086體系結(jié)構(gòu)2.1 8086 CPU結(jié)構(gòu) 8086 CPU的寄存器結(jié)構(gòu)注意強(qiáng)調(diào) 16位的AX/BX/CX/DX也可拆成兩個(gè)8位的

13、寄存器使用； 初步介紹存儲(chǔ)器的分段存儲(chǔ)的概念，由此給出段首地址和偏移地址的概念，幫助理解段寄存器和地址寄存器的功能； 寄存器存在“隱含尋址”的概念，即要記住寄存器和對(duì)應(yīng)的段首地址寄存器，這是后面學(xué)習(xí)指令尋址的基礎(chǔ)。 IP用來存放將要執(zhí)行的下一條指令（不是當(dāng)前指）在代碼段中的偏移地址。具有自動(dòng)加1功能。u 課堂練習(xí)：鞏固牢記標(biāo)志寄存器各位的含義。 8086 CPU的管腳與功能 兩種工作模式：最大模式、最小模式 40個(gè)引腳，32個(gè)引腳功能固定，8個(gè)引腳隨工作模式不同含義不同2.2 8086系統(tǒng)的結(jié)構(gòu)和配置 8086存儲(chǔ)器結(jié)構(gòu) 常識(shí)：存儲(chǔ)空間以字節(jié)為單位，一個(gè)字節(jié)分配一個(gè)唯一的20位物理地址兩個(gè)連續(xù)

14、的字節(jié)稱為一個(gè)字，低地址對(duì)應(yīng)低字節(jié)，高地址對(duì)應(yīng)高字節(jié)u 課堂討論：什么是段？為什么要分段由于8086可以尋址20位地址空間，所以字或字節(jié)必須表示成20位的二進(jìn)制。但是8086設(shè)計(jì)是用來執(zhí)行16位計(jì)算的，它只能處理16位長(zhǎng)的字。所以必須設(shè)計(jì)一個(gè)巧妙的方法來表示地址-存儲(chǔ)器分段。u 20位物理地址的形成。物理地址PA=段基址16 + 偏移地址 堆棧段的使用強(qiáng)調(diào)：以字為單位進(jìn)行出入棧的操作，工作方式為“先進(jìn)后出”。課堂練習(xí)、分析小結(jié)1）重點(diǎn)掌握：8086微處理器的寄存器結(jié)構(gòu)，特別是標(biāo)志寄存器的取值和寄存器組的組成和作用。2）重點(diǎn)掌握：8086存儲(chǔ)器分段、20位物理地址的形成、課外作業(yè)及思考題1） 要

15、求牢記8086CPU內(nèi)部寄存器的名字、基本用法（這是學(xué)習(xí)匯編編程的基礎(chǔ)）課 后 記 載 :第 4 課 次 授 課 計(jì) 劃國(guó)慶休假基本內(nèi)容: 目的要求: 難點(diǎn): 教學(xué)環(huán)節(jié)及組織: 前次課程內(nèi)容回顧新課講授課外作業(yè)及思考題課 后 記 載 : 第 5 課 次 授 課 計(jì) 劃基本內(nèi)容: 第2章 8086體系結(jié)構(gòu)（2）2.2 8086系統(tǒng)的結(jié)構(gòu)和配置（存儲(chǔ)器結(jié)構(gòu)） 目的要求: 基本掌握8086微處理器管腳的功能；了解最大及最小模式下管腳的不同定義；熟練掌握物理地址/邏輯地址的概念；（重點(diǎn)）掌握存儲(chǔ)器結(jié)構(gòu)和分段的意義；熟練掌握物理地址的形成方式；（重點(diǎn)）掌握8086 CPU訪問存儲(chǔ)器的方式；（重點(diǎn)）掌握堆

16、棧段的使用。（重點(diǎn)）難點(diǎn): 存儲(chǔ)器的組成：偶地址體、奇地址體8086 CPU訪問存儲(chǔ)器的方式；堆棧段的使用教學(xué)環(huán)節(jié)及組織: 復(fù)習(xí)鞏固 8086 CPU的內(nèi)部結(jié)構(gòu)：BIU+EU 8086 CPU的寄存器結(jié)構(gòu) 8086 CPU的管腳：40個(gè)前次作業(yè)課堂評(píng)講1、3、4（特別提醒注意第4題（2）小題考慮周全）新課講授2 8086體系結(jié)構(gòu)2.1 8086 CPU結(jié)構(gòu) 8086 CPU 的管腳u 講清楚地址/數(shù)據(jù)線復(fù)用的問題，強(qiáng)調(diào)不得以而為之2.2 8086系統(tǒng)的結(jié)構(gòu)和配置 8086存儲(chǔ)器結(jié)構(gòu) 常識(shí)：存儲(chǔ)空間以字節(jié)為單位，一個(gè)字節(jié)分配一個(gè)唯一的20位物理地址兩個(gè)連續(xù)的字節(jié)稱為一個(gè)字，低地址對(duì)應(yīng)低字節(jié)，高地

17、址對(duì)應(yīng)高字節(jié) 存儲(chǔ)器的組成：偶數(shù)地址單元+奇數(shù)地址單元難點(diǎn)分析（對(duì)照課件圖分析）： 將1MB的存儲(chǔ)空間分成兩個(gè)512KB的存儲(chǔ)體，一個(gè)存儲(chǔ)體中包含偶數(shù)地址單元，另一個(gè)包含奇數(shù)地址單元。兩個(gè)存儲(chǔ)體之間采用字節(jié)交叉編址方式。 偶數(shù)地址單元與數(shù)據(jù)總線的低8位相連，奇數(shù)地址單元與數(shù)據(jù)總線的高8位相連。 地址總線A0用于區(qū)分當(dāng)前訪問的存儲(chǔ)體。 8086 CPU訪問存儲(chǔ)體的方式難點(diǎn)分析（對(duì)照課件圖分析）： 特別注意A0和引腳的配合由此推出“對(duì)準(zhǔn)字”的概念：從偶地址開始的字 存儲(chǔ)器的分段u 課堂討論：什么是段？為什么要分段n ？由于8086可以尋址20位地址空間，所以字或字節(jié)必須表示成20位的二進(jìn)制。但是8

18、086設(shè)計(jì)是用來執(zhí)行16位計(jì)算的，它只能處理16位長(zhǎng)的字。所以必須設(shè)計(jì)一個(gè)巧妙的方法來表示地址-存儲(chǔ)器分段。u 20位物理地址的形成。物理地址PA=段基址16 + 偏移地址 堆棧段的使用強(qiáng)調(diào)：以字為單位進(jìn)行出入棧的操作，工作方式為“先進(jìn)后出”。課堂練習(xí)、分析小結(jié)1）主要學(xué)習(xí)了Intel 8086存儲(chǔ)器的組成和工作原理2）重點(diǎn)掌握：8086存儲(chǔ)器分段、20位物理地址的形成、CPU對(duì)存儲(chǔ)器的訪問方式。課外作業(yè)及思考題1） 思考：段地址、偏移地址、物理地址的含義和相互關(guān)系2） 課后習(xí)題4-20課 后 記 載 :第 6 課 次 授 課 計(jì) 劃基本內(nèi)容: 第2章 8086體系結(jié)構(gòu)（3）2.2 8086系

19、統(tǒng)的結(jié)構(gòu)和配置（輸入/輸出結(jié)構(gòu)、最大和最小模式系統(tǒng)）2.3 8086 CPU內(nèi)部時(shí)序 目的要求: 了解8086輸入/輸出結(jié)構(gòu)；理解最大和最小工作模式應(yīng)用場(chǎng)合；掌握最小工作模式的系統(tǒng)典型配置；（重點(diǎn)）熟練掌握時(shí)序基本概念；（重點(diǎn)）掌握最小模式下讀寫總線周期時(shí)序。難點(diǎn): 各種工作時(shí)序的分析教學(xué)環(huán)節(jié)及組織: 復(fù)習(xí)鞏固 存儲(chǔ)器的組成：以字節(jié)為單位，1M存儲(chǔ)空間分為偶地址體+奇地址體。以偶地址開始的字稱為“對(duì)準(zhǔn)字”。 存儲(chǔ)器的分段：可分為若干個(gè)邏輯段（容量不大于64KB） 邏輯地址和物理地址：物理地址（20位）=段基址（16位）16 + 偏移地址（16位） 堆棧段的使用：以字為單位，遵循“先進(jìn)后出”的原

20、則新課講授2 8086體系結(jié)構(gòu)2.2 8086系統(tǒng)的結(jié)構(gòu)和配置 8086 輸入/輸出結(jié)構(gòu) 簡(jiǎn)單介紹CPU要通過接口與外設(shè)實(shí)現(xiàn)輸入/輸出，外設(shè)地址的編制方法和訪問指令。 此部分內(nèi)容不展開，到第5、6章深入學(xué)習(xí)。 8086 的最小和最大模式系統(tǒng) 最大、最小模式應(yīng)用場(chǎng)合 結(jié)合課件中的圖分析最小、最大模式下系統(tǒng)典型配置。最下模式重點(diǎn)講。u 重點(diǎn)強(qiáng)調(diào)：地址鎖存器的作用8086 CPU的地址/數(shù)據(jù)引腳復(fù)用，利用地址鎖存器才能分離數(shù)據(jù)和地址信號(hào)。2.3 8086 CPU的內(nèi)部時(shí)序 時(shí)序基本概念 時(shí)鐘周期（狀態(tài)周期）：CPU的最小定時(shí)單位，由系統(tǒng)時(shí)鐘的頻率確定。若8086的主頻為10MHz，一個(gè)時(shí)鐘周期為10

21、0ns 總線周期（機(jī)器周期）：CPU從存儲(chǔ)器或I/O口存取一個(gè)字或字節(jié)的時(shí)間。利用總線完成一次數(shù)據(jù)傳送的時(shí)間 指令周期：完成一條指令所需要的時(shí)間，由一個(gè)或多個(gè)總線周期組成u 各周期間的關(guān)系：時(shí)鐘周期是最小時(shí)序單位，總線周期由若干時(shí)鐘周期組成，指令周期包含若干總線周期（因指令功能而異）。 總線周期的時(shí)序 一個(gè)基本的總線周期由4個(gè)時(shí)鐘周期組成，即T1、T2、T3、T4 CPU在T3周期時(shí)鐘脈沖上升沿檢測(cè)READY線號(hào)，若無效則插入若干Tw周期，直至READY信號(hào)有效。 最小模式下讀寫總線周期時(shí)序分析 對(duì)照課件圖進(jìn)行分析。注意分析、ALE、READY信號(hào)的變化本章小結(jié)1）8086 CPU的內(nèi)部結(jié)構(gòu)：

22、BIU+EU2) 8086 CPU的寄存器結(jié)構(gòu)（重點(diǎn)，要求熟記名字、使用）3）8086 CPU的引腳和功能：40個(gè)，地址和數(shù)據(jù)復(fù)用4）8086存儲(chǔ)器結(jié)構(gòu)：分段、20位物理地址的形成、CPU對(duì)存儲(chǔ)器的訪問方式5）8086 CPU的內(nèi)部時(shí)序：明確計(jì)算機(jī)是一個(gè)時(shí)序系統(tǒng)，重點(diǎn)掌握幾個(gè)周期的定義和關(guān)系。前次作業(yè)隨堂評(píng)講出現(xiàn)的錯(cuò)誤多為計(jì)算錯(cuò)誤，即沒有使用十六進(jìn)制運(yùn)算原則。課 后 記 載 : 第 7 課 次 授 課 計(jì) 劃基本內(nèi)容: 第3章 8086的指令系統(tǒng)（1）3.1 8086指令的特點(diǎn)3.2 8086的尋址方式3.3 8086的指令格式及數(shù)據(jù)類型目的要求: 了解8086指令的特點(diǎn)、格式理解各種尋址方式

23、（重點(diǎn)）熟練掌握EA 有效地址的計(jì)算（重點(diǎn)）難點(diǎn): EA地址的計(jì)算教學(xué)環(huán)節(jié)及組織: 復(fù)習(xí)鞏固上一章學(xué)習(xí)了微機(jī)的基本結(jié)構(gòu)和8086 CPU的組成，特別是8086寄存器的組成、功能和作用，以及分段地址管理的基本原理。新課引入已知微機(jī)的執(zhí)行過程是由程序（指令的集合）控制執(zhí)行的，本章將介紹其指令的格式、功能和應(yīng)用編程。3 8086的指令系統(tǒng)基本概念：指令、指令系統(tǒng)、程序、程序設(shè)計(jì)語言（機(jī)器語言、匯編語言和高級(jí)語言）3.1 8086指令的特點(diǎn)（稍作解釋）3.3 8086的指令格式及數(shù)據(jù)類型 格式：操作碼+操作數(shù) 操作數(shù)個(gè)數(shù)：?jiǎn)蝹€(gè)、兩個(gè)、三個(gè)（其中一個(gè)為指令隱含的） 操作數(shù)數(shù)據(jù)類型：無符號(hào)數(shù)、有符號(hào)數(shù)、A

24、SCII碼、BCD數(shù)3.2 8086的尋址方式 EA地址：組合計(jì)算的邏輯偏移地址。對(duì)應(yīng)圖3.1存儲(chǔ)器地址分析 尋址方式：如何尋找8086微理器指令的操作數(shù)來源的方式 立即、寄存器、直接、寄存器間接、基址/變址、基址+變址、串、I/O端口尋址 重點(diǎn)講解 結(jié)合例題和圖分析講解各尋址方式的含義，EA地址的計(jì)算 課堂練習(xí) 課后習(xí)題 1 小結(jié)：主要介紹了8086的指令系統(tǒng)、指令格式，重點(diǎn)掌握各尋址方式的特點(diǎn)和EA的計(jì)算。課外作業(yè)及思考題1） 牢記各種尋址方式，思考訪問存儲(chǔ)器的尋址方式有哪幾種？本章總結(jié) 8086的尋址方式（掌握定義、各類尋址方式中EA的計(jì)算方法） 立即尋址 寄存器尋址 直接尋址 寄存器間

25、接尋址 基址/變址尋址 基址變址尋址 串尋址 I/O端口尋址 8086指令格式和數(shù)據(jù)類型 8086指令集（每類指令中掌握常用指令） 數(shù)據(jù)傳輸類 算術(shù)運(yùn)算類 邏輯運(yùn)算類 串操作類 程序控制類 處理機(jī)控制類 強(qiáng)調(diào)： 指令的學(xué)習(xí)是后續(xù)章節(jié)特別是匯編語言程序設(shè)計(jì)的基礎(chǔ)，要認(rèn)真對(duì)待； 指令的學(xué)習(xí)不要死記硬背，要多讀（例程）多想（可否用其他指令代替）多練課外作業(yè)及思考題總結(jié)常用指令的格式、操作數(shù)要求、功能和應(yīng)用總結(jié)8086存儲(chǔ)器尋址方式課 后 記 載 : 第 8 課 次 授 課 計(jì) 劃基本內(nèi)容: 習(xí)題課：第3章作業(yè)講評(píng)目的要求: 難點(diǎn): 教學(xué)環(huán)節(jié)及組織: 課外作業(yè)及思考題課 后 記 載 :第 9 課 次

26、授 課 計(jì) 劃基本內(nèi)容: 第4章 存儲(chǔ)器原理與接口(1) 4.1 存儲(chǔ)器分類 4.2 多層存儲(chǔ)結(jié)構(gòu)概念4.3 主存儲(chǔ)器及存儲(chǔ)控制目的要求: 了解存儲(chǔ)器的分類與性能，理解多層存儲(chǔ)結(jié)構(gòu)概念掌握RAM和ROM的結(jié)構(gòu)和工作原理重點(diǎn)掌握主存儲(chǔ)器的技術(shù)指標(biāo)、基本組成、基本操作及存儲(chǔ)器譯碼方式（重點(diǎn)）難點(diǎn): RAM和ROM的工作原理、存儲(chǔ)器譯碼方式教學(xué)環(huán)節(jié)及組織: 新課引入從第1章中已知計(jì)算機(jī)的基本結(jié)構(gòu)由CPU、存儲(chǔ)器、IO接口和BUS組成，計(jì)算機(jī)的所有軟件程序都是存放存儲(chǔ)器中，才能執(zhí)行之。從而應(yīng)當(dāng)清楚存儲(chǔ)器的基本結(jié)構(gòu)和工作原理。新課講授4 存儲(chǔ)器原理與接口4.1 存儲(chǔ)器分類 存儲(chǔ)器概念：許多存儲(chǔ)單元的集合

27、，用以存放計(jì)算機(jī)要執(zhí)行的程序和有關(guān)數(shù)據(jù)。強(qiáng)調(diào)：每個(gè)存儲(chǔ)單元有一個(gè)固定的地址，若存儲(chǔ)器地址譯碼器的輸入地址線為n，則存儲(chǔ)器的單元數(shù)為2n。 存儲(chǔ)器分類：分類標(biāo)準(zhǔn)很多 按構(gòu)成存儲(chǔ)器的器件和存儲(chǔ)介質(zhì)分類，本章關(guān)注半導(dǎo)體存儲(chǔ)器 按存儲(chǔ)器存取方式分類，：主要分為ROM和RAM 按在計(jì)算機(jī)中的作用分類：主要分為主存、輔存和緩存 ROM和RAM ROM (Read Only Memory) 意指只讀存儲(chǔ)器u 工作原理：對(duì)照課件圖分析ROM存儲(chǔ)單元電路u 特點(diǎn)：微機(jī)在線運(yùn)行過程中，只能對(duì)其進(jìn)行讀操作，而不能進(jìn)行寫操作。電源關(guān)斷，信息不會(huì)丟失，屬于非易失性存儲(chǔ)器件；常用來存放不需要改變的信息。u 根據(jù)工藝不同，

28、還有MROM、PROM、EPROM、E2PROM RAM（Random Access Memory）意指隨機(jī)存取存儲(chǔ)器。u 特點(diǎn)：微機(jī)工作過程中，可以隨機(jī)地對(duì)其中的各個(gè)存儲(chǔ)單元進(jìn)行讀寫操作。u 分類：靜態(tài)隨機(jī)存取存儲(chǔ)器SRAM、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器DRAMu 工作原理：對(duì)照課件圖分別分析SRAM、DRAM存儲(chǔ)單元電路 課堂討論SRAM與DRAM的區(qū)別SRAMDRAM信息保存方式多個(gè)晶體管組成電路來保存 利用單個(gè)晶體管和寄生電容來保存 特點(diǎn) 狀態(tài)穩(wěn)定，只要不掉電，信息不丟失； 集成度低 速度快，可用于高速緩存 即使不掉電也會(huì)因電容放電而丟失信息，故需刷新電路； 電路簡(jiǎn)單，功耗小，集成度高； 容量較

29、大； 4.2 多層存儲(chǔ)結(jié)構(gòu)概念存儲(chǔ)器的作用是存儲(chǔ)程序和數(shù)據(jù)，但由于對(duì)速度和容量的要求、價(jià)格因素的考慮等，需要將程序和數(shù)據(jù)存儲(chǔ)在不同的器件和設(shè)備上，并基于此引申到以后的存儲(chǔ)體系的建立。對(duì)應(yīng)課件上的圖形分析多層存儲(chǔ)結(jié)構(gòu)的形成和功能。4.3 主存儲(chǔ)器及存儲(chǔ)控制 存儲(chǔ)器的主要技術(shù)指標(biāo)存儲(chǔ)器是用來存放程序和數(shù)據(jù)的，其衡量指標(biāo)主要有：存儲(chǔ)容量、存取周期、取數(shù)時(shí)間、可靠性、性能價(jià)格比。強(qiáng)調(diào)：存儲(chǔ)容量的表示。課堂提問存儲(chǔ)器容量與地址條數(shù)的關(guān)系？ 主存儲(chǔ)器的基本操作（對(duì)應(yīng)課件圖說明CPU對(duì)存儲(chǔ)器的讀寫操作）注意：先送地址再進(jìn)行數(shù)據(jù)傳送，以及讀寫信號(hào)線的狀態(tài)變化。 主存儲(chǔ)器的基本組成 存儲(chǔ)體：是存儲(chǔ)芯片的主體，由

30、基本存儲(chǔ)元按照一定的排列規(guī)律構(gòu)成。 外圍電路：地址譯碼電路、邏輯控制電路、輸入/輸出電路 地址譯碼方式（對(duì)應(yīng)課件中的圖進(jìn)行分析）u 單譯碼方式字結(jié)構(gòu) u 雙譯碼方式復(fù)合譯碼方式 u 常用譯碼芯片介紹74LS138小結(jié)主要學(xué)習(xí)半導(dǎo)體存儲(chǔ)器中的存儲(chǔ)器分類、性能和隨機(jī)存取存儲(chǔ)器（RAM）和只讀存儲(chǔ)器（ROM）的工作原理。理解多層存儲(chǔ)結(jié)構(gòu)的概念。重點(diǎn)掌握主存儲(chǔ)器的技術(shù)指標(biāo)、基本操作、基本組成、工作原理。課外作業(yè)及思考題課后習(xí)題：2、3、9課 后 記 載 : 第 10 課 次 授 課 計(jì) 劃基本內(nèi)容: 第4章 存儲(chǔ)器原理與接口(2)4.4 8086系統(tǒng)的存儲(chǔ)器組織 4.5 現(xiàn)代內(nèi)存芯片技術(shù)目的要求: 掌

31、握存儲(chǔ)器與CPU的連接技術(shù)（重點(diǎn)）掌握存儲(chǔ)器擴(kuò)展的基本方法（重點(diǎn)）難點(diǎn):存儲(chǔ)器擴(kuò)展的基本方法(地址譯碼)教學(xué)環(huán)節(jié)及組織: 復(fù)習(xí)鞏固 存儲(chǔ)器分類 隨機(jī)存取存儲(chǔ)器：SRAM、DRAM 只讀存儲(chǔ)器：ROM 多層存儲(chǔ)結(jié)構(gòu)概念 主存儲(chǔ)器及存儲(chǔ)控制 主存儲(chǔ)器的主要性能指標(biāo)：容量、速度、可靠性 主存儲(chǔ)器的基本組成以及基本操作 存儲(chǔ)器譯碼方式 新課引入存儲(chǔ)器的總?cè)萘客ǔ６急葐纹酒娜萘看?，則需要由多片芯片組成，如何將多塊芯片連成一個(gè)大容量的存儲(chǔ)器體。就是本節(jié)課需要解決的問題。新課講授4 存儲(chǔ)器原理與接口4.4 8086系統(tǒng)的存儲(chǔ)組織 CPU對(duì)存儲(chǔ)器進(jìn)行讀寫操作過程 CPU與存儲(chǔ)器的連接 由芯片組成的存儲(chǔ)器，

32、主要是解決地址線、數(shù)據(jù)線和控制線與CPU的連接這三種線的連接問題。 除此之外，還存在另外幾個(gè)問題，即總線的負(fù)載能力以及存儲(chǔ)器與CPU各自固有時(shí)間特性間的配合問題。 存儲(chǔ)器接口（RAM和ROM芯片）復(fù)習(xí)引腳信號(hào)中地址線根數(shù)與芯片存儲(chǔ)容量的關(guān)系。 存儲(chǔ)器的擴(kuò)展（重難點(diǎn)）問題提出 如何用容量較小、字長(zhǎng)較短的芯片組成微機(jī)系統(tǒng)所需容量和字長(zhǎng)的存儲(chǔ)器？利用例題分析，分別說明位擴(kuò)展、字?jǐn)U展和同時(shí)擴(kuò)展的連接方法。 位擴(kuò)展連接方法：采取地址線、片選線和讀寫線的并聯(lián)結(jié)構(gòu)，而數(shù)據(jù)線采取串聯(lián)結(jié)構(gòu)。 字?jǐn)U展連接方法：將地址線、數(shù)據(jù)線、讀/寫線各自并聯(lián)，而將片選線單獨(dú)引出，決定每一片芯片的地址范圍；使存儲(chǔ)器的地址空間為各

33、個(gè)芯片地址空間之和。 字位同時(shí)擴(kuò)展將上述兩種方法結(jié)合使用，一般先擴(kuò)展位，再擴(kuò)展字。假設(shè)存儲(chǔ)器的容量為M*N位，而使用的存儲(chǔ)器芯片的容量為L(zhǎng)*K位，那么這個(gè)存儲(chǔ)器共需要芯片數(shù)：M*N/（L*K）。難點(diǎn)解析地址譯碼實(shí)現(xiàn)芯片的片選時(shí)，需要外加電路，其實(shí)現(xiàn)方法有如下三種：1）選線方式直接用CPU地址總線中某一高位線作為存儲(chǔ)器芯片的片選信號(hào)，簡(jiǎn)稱為線選法。2）全譯碼方式將高位地址線全部作為譯碼器的輸入，用譯碼器的輸出作片選信號(hào)。3）部分譯方式將高位地址線的一部分為譯碼器的輸入，用譯碼器的輸出作存儲(chǔ)器芯片的片選信號(hào)。注意：以上2、3方式中，低位地址線用作字選，與芯片的地址輸入端直接相連；高位地址線全部連接

34、進(jìn)譯碼電路，用來生成片選信號(hào)。復(fù)習(xí)：8086本來有16位的數(shù)據(jù)線，為了在進(jìn)行字節(jié)存取時(shí)，不改變其它字節(jié)的內(nèi)容，8086采用了A0低8位數(shù)據(jù)的允許信號(hào)；BHE信號(hào)作為高8位數(shù)據(jù)的允許信號(hào)。小結(jié)本節(jié)課主要學(xué)習(xí)了CPU與存儲(chǔ)器的連接、存儲(chǔ)器的擴(kuò)展方法。重點(diǎn)掌握地址線、數(shù)據(jù)線和控制線與8086CPU 的連接方法，存儲(chǔ)器的擴(kuò)展重點(diǎn)掌握片選信號(hào)的生成、存儲(chǔ)地址的分析。課外作業(yè)及思考題閱讀課本，重點(diǎn)復(fù)習(xí)地址譯碼與存儲(chǔ)容量分析、存儲(chǔ)器擴(kuò)展方法。課 后 記 載 : 第 11 課 次 授 課 計(jì) 劃基本內(nèi)容: 第5章 微型計(jì)算機(jī)的輸入輸出（1）5.1 CPU與外設(shè)通信的特點(diǎn)5.2 輸入/輸出方式5.3 CPU與外

35、設(shè)通信的接口5.4 8086 CPU的輸入/輸出目的要求: 熟悉外部設(shè)備接口的主要功能，作用，一般結(jié)構(gòu)熟練掌握I/O端口地址譯碼技術(shù)（重點(diǎn)）掌握CPU與接口之間傳送信息的方式（重點(diǎn)）難點(diǎn): I/O端口地址譯碼技術(shù)教學(xué)環(huán)節(jié)及組織: 復(fù)習(xí)鞏固 前面學(xué)習(xí)RAM和ROM存儲(chǔ)器的結(jié)構(gòu)和工作原理,同時(shí)介紹了常用的RAM和ROM芯片，并介紹了存儲(chǔ)器的擴(kuò)展和CPU與存儲(chǔ)器的連接。新課引入微機(jī)只有CPU是不能工作的，若加上存儲(chǔ)器就基本具備工作的條件了,但它還不能很好地為我們服務(wù), 必須配上外部設(shè)備，才能進(jìn)行工作。外部設(shè)備與CPU之間如何連接、如何通信與傳輸數(shù)據(jù)等問題，就是本章要解決的問題。CPU如何找到需要傳輸

36、數(shù)據(jù)的端口地址，就得必須對(duì)端口進(jìn)行編號(hào)，CPU尋找規(guī)定端口的過程就是提供地址信號(hào)進(jìn)行譯碼的過程。新課講授5 微型計(jì)算機(jī)的輸入/輸出5.1 CPU與外設(shè)通信的特點(diǎn) 計(jì)算機(jī)與外圍設(shè)備進(jìn)行通信的過程中，輸入輸出設(shè)備是必不可少的組成部分。 接口的基本概念指兩臺(tái)計(jì)算機(jī)之間、計(jì)算機(jī)與外圍設(shè)備之間、計(jì)算機(jī)內(nèi)各部件之間起連接作用的邏輯電路，是CPU與外界進(jìn)行信息交換的中轉(zhuǎn)站。強(qiáng)調(diào)：外設(shè)與CPU信號(hào)的不同，如電平，格式，速度，負(fù)載等，因此需要接口進(jìn)行協(xié)調(diào)。 接口的功能、特點(diǎn) 鎖存功能 緩沖隔離功能 轉(zhuǎn)換功能 聯(lián)絡(luò)功能 對(duì)外圍設(shè)備編址（譯碼）功能 中斷管理功能注意：接口與端口的區(qū)別 接口的結(jié)構(gòu)（對(duì)應(yīng)課件中的圖簡(jiǎn)介

37、接口由若干端口、地址譯碼電路、控制邏輯電路構(gòu)成） I/O端口的尋址方式 I/O端口和存儲(chǔ)器統(tǒng)一編址方式 I/O和存儲(chǔ)器分別獨(dú)立編址方式課堂練習(xí)分析比較兩種尋址方式的特點(diǎn)。 I/O端口地址譯碼方法用門電路、譯碼器、或與大規(guī)模集成電路相連組成的譯碼電路5.4 8086 CPU的輸入/輸出8086 CPU對(duì)于外部設(shè)備采用I/O映射的端口尋址方式，利用I/O指令在AL/AX寄存器與輸入/輸出口之間進(jìn)行傳輸。端口尋址包括： 直接尋址輸入輸出指令(八位端口地址) DX寄存器間接尋址輸入（十六位端口地址） 動(dòng)畫演示IN/OUT指令執(zhí)行過程。再次復(fù)習(xí)CPU工作原理，同時(shí)加深理解接口的作用，以及端口地址的設(shè)計(jì)、

38、分析。5.2輸入/輸出方式（簡(jiǎn)要介紹，具體內(nèi)容接口部分詳細(xì)分析）傳送方式一般有四種：無條件方式、查詢方式、中斷方式和DMA方式。5.3 CPU與外設(shè)通訊的接口 無條件傳送方式（同步傳送方式） 定義：指CPU對(duì)外設(shè)接口的讀寫隨時(shí)都可以進(jìn)行，不需要等待某種條件的滿足。 應(yīng)用范圍：無條件傳送方式僅局限于外部控制過程的各種動(dòng)作時(shí)間是固定且是已知的前提下，直接用IN或OUT指令與外設(shè)進(jìn)行傳送數(shù)據(jù)。 接口設(shè)計(jì)：輸入加三態(tài)緩沖器，輸出加鎖存器 常用接口芯片：74LS244（輸入）、74LS273（輸出） 例題分析設(shè)計(jì)一個(gè)輸出接口，控制8個(gè)發(fā)光二極管，每隔1秒鐘點(diǎn)亮一只（只有一只亮），從左到右循環(huán)往復(fù)。注意：

39、端口地址的確定 查詢方式輸入輸出（異步傳送方式） 定義：指CPU在與外設(shè)傳遞數(shù)據(jù)前，首先查詢外設(shè)的狀態(tài)（即條件），若外設(shè)準(zhǔn)備好才傳送，若未準(zhǔn)備好，CPU就等待。 接口設(shè)計(jì)：在無條件方式接口電路基礎(chǔ)上要增加狀態(tài)端口。 例題分析假設(shè)從某輸入設(shè)備上輸入一組數(shù)據(jù)送緩沖區(qū)，若緩沖區(qū)已滿則輸出一組信息“BOFFER OVERFLOW”，然后結(jié)束。小結(jié)本節(jié)課中主要介紹了I/O接口的功能及結(jié)構(gòu)，I/O端口地址譯碼技術(shù)（I/O端口的尋址方式、I/O端口地址分配、I/O端口地址譯碼方法），8086 CPU的輸入/輸出指令，以及輸入/輸出方式。重點(diǎn)掌握CPU與接口之間傳送信息的方式中的無條件傳送方式（同步傳送方式）

40、和查詢方式輸入輸出（異步傳送方式）。課外作業(yè)及思考題閱讀課本內(nèi)容，重點(diǎn)為 5.3 CPU與外設(shè)通信的接口 課 后 記 載 : 第 12 課 次 授 課 計(jì) 劃基本內(nèi)容: 第5章 微型計(jì)算機(jī)的輸入輸出（2）中斷控制I/O方式、直接存儲(chǔ)器存?。―MA）方式第6章 可編程接口芯片（1）6.1.1 可編程接口概述6.1.2 可編程并行接口芯片8255A目的要求: 掌握CPU與接口之間傳送信息的方式掌握8255并行接口芯片的結(jié)構(gòu)及引腳功能、工作方式、8255A的命令字和初始化編程（重點(diǎn)）難點(diǎn): 8255A控制字、端口地址的確定和初始化編程教學(xué)環(huán)節(jié)及組織: 復(fù)習(xí)鞏固前次課學(xué)習(xí)了I/O接口的功能及接口，重點(diǎn)

41、分析了I/O端口地址譯碼技術(shù)，8086 CPU的輸入/輸出指令，以及輸入/輸出方式。其中詳細(xì)分析了CPU與接口之間傳送信息的方式中無條件傳送方式（同步傳送方式）和查詢方式輸入輸出（異步傳送方式）。本次課繼續(xù)學(xué)習(xí)另外兩種傳輸方式。新課講授5 微型計(jì)算機(jī)的輸入/輸出5.3 CPU與外設(shè)通訊的接口 查詢方式輸入輸出（異步傳送方式） 優(yōu)先級(jí)問題。一般由用戶設(shè)定輪詢順序定義。 中斷控制I/O的方式通過與查詢方式比較簡(jiǎn)要說明中斷控制方式的工作原理與特點(diǎn)。詳細(xì)內(nèi)容在第7章學(xué)習(xí)。 直接儲(chǔ)存器存取方式DMA(Direct Memory Access) 定義：在外設(shè)與存儲(chǔ)器之間直接建立起一個(gè)通道，數(shù)據(jù)傳送時(shí)不再經(jīng)

42、過CPU傳送，則數(shù)據(jù)傳送的時(shí)間將會(huì)大大縮短。 應(yīng)用范圍：高速、大容量數(shù)據(jù)傳輸場(chǎng)合。 工作原理：動(dòng)畫演示（7步）本章小結(jié)重點(diǎn)掌握接口與端口概念、端口尋址方式、端口譯碼計(jì)數(shù)、8086 CPU輸入/輸出方式（能比較各方式的特點(diǎn)）在第6章中介紹CPU與接口之間傳送信息方式，在第7章中我們將介紹具體的接口芯片, 學(xué)習(xí)其初始化編程和在微機(jī)系統(tǒng)中的應(yīng)用。6 可編程接口芯片6.1.1 可編程接口概述通過一個(gè)簡(jiǎn)單的具有輸入和輸出功能的可編程接口電路的分析，引入可編程接口定義：用戶可以通過指令設(shè)置接口的工作模式，提高計(jì)算機(jī)硬件系統(tǒng)的靈活性。可編程接口芯片的基本組成：若干數(shù)據(jù)端口、控制端口（存放控制字）、譯碼電路等

43、?？删幊绦酒谋举|(zhì)就是把各種功能電路集成到一個(gè)芯片中。6.1.2 可編程并行接口芯片8255A提問什么是并行通信？有何特點(diǎn)？如何實(shí)現(xiàn)？ 8255A的功能、特點(diǎn)：通用的可編程的并行接口芯片，它有三個(gè)并行I/O端口，又可通過編程設(shè)置三種工作方式。 價(jià)格低廉，使用方便，在中小系統(tǒng)中有著廣泛的應(yīng)用。 8255A的內(nèi)部結(jié)構(gòu)：數(shù)據(jù)端口（8位A、B、C）、A/B組控制電路、讀/寫控制邏輯、數(shù)據(jù)總線緩沖器 8255A的外部引腳（40個(gè)）（1）和CPU相連的信號(hào)線：D0D7、讀寫控制、A0、A1（2）與I/O設(shè)備相連的信號(hào)線：PA0PA7、PB0PB7、PC0PC7（3）其他的信號(hào)線:電源與地、Reset端口地

44、址分析通過例題復(fù)習(xí)端口地址譯碼。 8255A的控制字 8255A的控制字（對(duì)照課件中的圖解釋控制字對(duì)應(yīng)位的定義）u 方式選擇控制字u 端口C按位置1/復(fù)位控制字注意：方式選擇控制字要寫入控制端口。對(duì)端口C進(jìn)行置1或復(fù)位控制字必須寫入控制端口，而不是寫入端口C。 8255A的工作方式與編程 方式0：簡(jiǎn)單輸入/輸出方式u A，B，C三個(gè)端口均可工作于該方式。u 適用范圍：無條件數(shù)據(jù)傳送；把C口的某一位作為狀態(tài)位，實(shí)現(xiàn)查詢方式的數(shù)據(jù)傳送。u 例題分析復(fù)習(xí)七段碼顯示查表算法，重點(diǎn)分析8255A的硬件連接和初始化編程小結(jié)學(xué)習(xí)了第5章中中斷控制I/O和DMA數(shù)據(jù)輸入/輸出方式。初步學(xué)習(xí)可編程接口芯片。重點(diǎn)

45、掌握8255并行接口芯片的結(jié)構(gòu)及引腳功能、工作方式、8255A的命令字和初始化編程。課外作業(yè)及思考題課 后 記 載 : 第 13 課 次 授 課 計(jì) 劃基本內(nèi)容: 第6章 串行輸入/輸出接口 6.2 串行通信接口目的要求: 掌握串行通信接口的基本概念和標(biāo)準(zhǔn)了解同步通訊方式及其通訊規(guī)程和數(shù)據(jù)格式掌握異步通訊方式及其數(shù)據(jù)傳輸格式，波特率的概念（重點(diǎn)）掌握可編程串行接口芯片8251A的內(nèi)部結(jié)構(gòu)、外部引腳了解8251A初始化編程以及應(yīng)用難點(diǎn): 串行通信的同步教學(xué)環(huán)節(jié)及組織: 新課引入在上一章節(jié)中我們學(xué)習(xí)了并行通信的知識(shí)和相關(guān)接口芯片的功能和應(yīng)用，本章將學(xué)習(xí)串行通信的基本概念，以及實(shí)現(xiàn)串行通信的接口芯片

46、8251的結(jié)構(gòu)和應(yīng)用。新課講授6 串行輸入/輸出接口6. 2 串行通信接口 串行通信的實(shí)現(xiàn) 課堂提問什么是串行通信？（與并行通信比較分析） 常用的串行通信接口：RS232C接口、USB接口 串行通信的特點(diǎn)：u 速度較慢（相同的數(shù)據(jù)傳輸速率下）u 引線少（RS-232C接口常用3根線，USB接口規(guī)定4根線）u 距離長(zhǎng)。由于串行通信用線少，故分布電容對(duì)通信速度的影響很小，再加上有效的驅(qū)動(dòng)電路，從而使通信距離大大高于并行數(shù)據(jù)傳輸。 串行通信的硬件條件：移位寄存器 （實(shí)現(xiàn)數(shù)據(jù)并行數(shù)據(jù)與串行數(shù)據(jù)的轉(zhuǎn)換） 串行通信的同步問題的提出串行通信的目的是減少連線，但省去同步信號(hào)后，如何在接收端恢復(fù)同步信號(hào)？（關(guān)鍵

47、問題）u 設(shè)置波特率 （概念、常用波特率，要求收發(fā)端波特率設(shè)置要一致?。﹗ 設(shè)置數(shù)據(jù)的傳送格式：實(shí)現(xiàn)定義一些輔助位，以異步通信方式的數(shù)據(jù)格式為例介紹。例6-1 例題分析側(cè)重于加強(qiáng)關(guān)于波特率、數(shù)據(jù)格式的理解，同時(shí)復(fù)習(xí)8255A的初始化編程。u 設(shè)置波特率因子：在收發(fā)端分別設(shè)置時(shí)鐘信號(hào)，從硬件上保證信號(hào)同步。該時(shí)鐘頻率為波特率的n倍，n即為波特率因子。圖例分析波特率因子為16的數(shù)據(jù)采樣示意圖 串行通信的基本概念 串行通信方式：異步通信、同步通信兩種通信方式對(duì)比分析，主要從數(shù)據(jù)格式、同步方法、傳輸速度等方面 串行通信線路連接方式（傳輸方向） ：?jiǎn)喂ぁ腚p工、全雙工（掌握概念、特點(diǎn)） 異步接收/發(fā)送器

48、（UART） 串行接口結(jié)構(gòu) 4個(gè)寄存器：控制寄存器、狀態(tài)寄存器、數(shù)據(jù)輸入寄存器、數(shù)據(jù)輸出寄存器。 信號(hào)的調(diào)制和解調(diào) 課堂討論為什么串行傳輸?shù)臄?shù)字信號(hào)需要調(diào)制和解調(diào)？ 可編程串行通信接口芯片8251A簡(jiǎn)介 8251A的功能和特點(diǎn)可編程的串行通信接口芯片，它可以管理信號(hào)變化范圍很大的串行數(shù)據(jù)通信。 8251A的內(nèi)部結(jié)構(gòu)發(fā)送器、接收器、數(shù)據(jù)總線緩沖器、讀/寫控制電路、調(diào)制解調(diào)控制電路 8251A的外部引腳注意：、引腳的組合讀寫功能。課堂提問8251A接口芯片包括幾個(gè)端口地址，如何定義？包含3個(gè)寄存器，但只有兩個(gè)端口地址，利用、引腳來確定。發(fā)送和接收寄存器共用一個(gè)端口地址，利用IN/OUT指令來區(qū)分。

49、 8251A的控制字（不需死記，理解即可）u 方式選擇控制字（CPU用OUT指令輸出）u 操作命令控制字（CPU用OUT指令輸出）u 狀態(tài)控制字（CPU用IN指令讀取8251A的當(dāng)前狀態(tài)） 8251A的初始化編程（了解流程即可）小結(jié)：本節(jié)課中主要重點(diǎn)介紹了串行通信的基本概念（串行通信的分類、 異步通信和同步通信）；串行通信接口標(biāo)準(zhǔn)。重點(diǎn)掌握波特率、波特率因子的概念和相關(guān)計(jì)算。對(duì)于8251A接口芯片的學(xué)習(xí)側(cè)重于功能的了解。課外作業(yè)及思考題重點(diǎn)閱讀課本 串行通信的基本概念課后習(xí)題6,7 第 14 課 次 授 課 計(jì) 劃基本內(nèi)容: 第7章 中斷與中斷管理(1) 7.1 中斷原理7.2 中斷系統(tǒng)組成及

50、其功能7.3 中斷源識(shí)別及中斷優(yōu)先權(quán) 7.4 8086中斷系統(tǒng)目的要求: 熟練掌握中斷的基本概念熟練掌握8088/8086的中斷類型、中斷響應(yīng)過程、中斷向量表（重點(diǎn)）掌握中斷服務(wù)程序的編寫難點(diǎn): 8086的中斷系統(tǒng)的工作過程、中斷向量表教學(xué)環(huán)節(jié)及組織: 新課引入學(xué)習(xí)CPU與外設(shè)I/O接口之間傳送數(shù)據(jù)方式時(shí)已經(jīng)知道中斷傳送方式優(yōu)于查詢傳送方式, 那么中斷傳送方式的原理怎樣? 過程怎樣? 8086中精心策劃的中斷系統(tǒng)是如何實(shí)現(xiàn)的? 就是本章要解決的問題。新課講授7 中斷與中斷管理7.1 中斷原理 分析對(duì)比條件傳輸、中斷傳輸對(duì)于外設(shè)而言，兩種方式?jīng)]有區(qū)別，只要提供狀態(tài)線，在中斷傳輸方式下，該狀態(tài)線就是中斷請(qǐng)求線。對(duì)于CPU而言，則有本質(zhì)區(qū)別。 條件傳輸使用軟件查詢狀態(tài)線，要花大量時(shí)間查詢，浪費(fèi)CPU資源，但結(jié)構(gòu)簡(jiǎn)單； 中斷傳輸使用硬件查詢狀態(tài)線，查詢過程中，CPU可執(zhí)行執(zhí)行其他程序