LocalBus總線原理

1、Local Bus總線原理 相信搞硬件的朋友都應(yīng)該對(duì)Local Bus總線非常熟悉，在當(dāng)今的通信電子領(lǐng)域中，幾乎所有的CPU小系統(tǒng)中都有它的身影。Local Bus總線又稱為CPU總線，根據(jù)高低位地址線序的差異，又可分為Motorola CPU總線和Intel CPU總線。古老的CS51單片機(jī)就是Intel CPU總線的典型代表，而我們常用的Power PC就是Motorola CPU總線架構(gòu)，它是從60X總線衍變過(guò)來(lái)的(60X總線支持64、32、16、8四種可選位寬模式)，由于Local Bus總線是直接從60X總線上通過(guò)橋片分出來(lái)的，所以它和60X總線是同步同頻的，進(jìn)行數(shù)據(jù)數(shù)據(jù)讀寫時(shí)與60

2、X總線共享帶寬，不需要內(nèi)核提供額外的處理。如下圖所示：中國(guó)通信人博客5y$f+LjZ&V)k!eu6V4Ue4M!f$F0 Device Bus(數(shù)據(jù)/地址復(fù)用總線解復(fù)用后的Device Bus叫Local Bus)總線一般采用數(shù)據(jù)/地址線復(fù)用的形式，通常為32位寬，使用時(shí)需要將總線的數(shù)據(jù)和地址分離出來(lái)再分別接到目標(biāo)器件的數(shù)據(jù)和地址端口，如連接到低速設(shè)備時(shí)還需要通過(guò)Buffer起來(lái)來(lái)進(jìn)行驅(qū)動(dòng)和隔離。在早期的設(shè)計(jì)中，通過(guò)用信號(hào)鎖存器來(lái)分離總線中的數(shù)據(jù)和地址(如經(jīng)典鎖存器SN74LVC16373)，不過(guò)現(xiàn)在基本上都是通過(guò)邏輯器件CPLD來(lái)進(jìn)行解復(fù)用的。利用鎖存器373對(duì)Device Bus總線數(shù)據(jù)

3、/地址解復(fù)用原理如下圖所示。98w i byj0 中國(guó)通信人博客R%3Q jZKI*f 在上圖中，L_ALE是地址鎖存信號(hào)，低電平有效，當(dāng)L_ALE出現(xiàn)一個(gè)低電平脈沖時(shí)，鎖存器的輸入端口對(duì)LAD31:0信號(hào)進(jìn)行采樣、鎖存并從輸出端口輸出，直到下一個(gè)L_ALE低電平脈沖到來(lái)時(shí)，其輸出狀態(tài)才發(fā)生改變，Device Bus總線在輸出地址信號(hào)時(shí)將L_ALE信號(hào)驅(qū)動(dòng)為低電平，輸出數(shù)據(jù)信號(hào)時(shí)，將L_ALE驅(qū)動(dòng)為高電平，鎖存器正式利用這個(gè)特點(diǎn)輕松實(shí)現(xiàn)Device Bus總線上數(shù)據(jù)和地址的分離。%v1upOfZ#L0 Local Bus總線上的數(shù)據(jù)讀寫分為同步模式和異步模式。在同步模式下，需要一個(gè)外部時(shí)鐘信號(hào)

4、供接收端和發(fā)送端共用，利用時(shí)鐘信號(hào)的上升沿對(duì)數(shù)據(jù)進(jìn)行采樣，SDRAM、SSRAM等高速信號(hào)使用同步模式；異步傳輸模式下，不使用時(shí)鐘信號(hào)對(duì)數(shù)據(jù)進(jìn)行采樣(芯片內(nèi)部還是需要有系統(tǒng)參考時(shí)鐘來(lái)產(chǎn)生時(shí)序的)，而是利用片選信號(hào)CS、寫使能信號(hào)WE和讀使能信號(hào)OE對(duì)數(shù)據(jù)進(jìn)行采樣，使用異步模式的器件有FLASH、BOOTROM等。中國(guó)通信人博客N3_D$eem3qQ$ik Hi&Z2c0 Device Bus總線數(shù)據(jù)及控制信號(hào)列表及功能說(shuō)明：中國(guó)通信人博客Ir nU#aku 1).LAD31:0：數(shù)據(jù)/地址復(fù)用信號(hào)，數(shù)據(jù)線寬度可設(shè)為8、16、32為三種模式；地址線根數(shù)可根據(jù)實(shí)際存儲(chǔ)空間大小來(lái)選取，比如，16根地

5、址線可支持的尋址空間大小為(針對(duì)8位寬存儲(chǔ)器件，16位寬存儲(chǔ)器件需要乘以2，其他類推)：21665536Byte=64KByte。做為地址線時(shí)是單向輸出，三態(tài)總線，LVTTL電平。做為數(shù)據(jù)線時(shí)是輸入/輸出雙向信號(hào)，三態(tài)LVTTL。中國(guó)通信人博客 h L4ZB/r 2).CS_L：Chip Select，器件片選信號(hào)，低電平信號(hào)，Local Bus總線上每個(gè)器件都有一個(gè)獨(dú)立的CS_L信號(hào)，某個(gè)器件上的CS_L信號(hào)為低電平時(shí)表示這個(gè)器件被選中，Local Bus總線主控制器可以對(duì)其進(jìn)行讀寫操作；中國(guó)通信人博客g5F BD6pX 3).WE_L：Write Enable，寫使能信號(hào)，低電平有效，Lo

6、cal Bus總線上的WE_L信號(hào)為低電平時(shí)，表示在進(jìn)行寫操作，在異步傳輸模式下，它與CS_L信號(hào)配合對(duì)寫數(shù)據(jù)進(jìn)行采樣；4GMa9I E(e _.s0 4).OE_L：Output Enable，讀使能信號(hào)，跟WE_L類似，在異步傳輸模式下與CS_L信號(hào)配合對(duì)讀數(shù)據(jù)進(jìn)行采樣；4_3m iVR ?4s*?0 5).ALE_L：地址鎖存信號(hào)，低有效，其功能已經(jīng)在前面介紹過(guò)了，不在贅述；中國(guó)通信人博客H%_1Io Pw 6).Rdv:應(yīng)答信號(hào)，對(duì)讀寫操作進(jìn)行應(yīng)答；K,U6LE0 7).INT：中斷輸入信號(hào)；中國(guó)通信人博客4B R Wx#j e_ ugNW*Qf)J 8).RST_L：復(fù)位信號(hào)；中國(guó)通

7、信人博客(Pu6w/xl ou Fi 9).CLK：參考時(shí)鐘信號(hào)，只在同步傳輸模式下使用，異步模式下不使用，設(shè)計(jì)中將其懸空即可。Q;B,Z6qLKQ1Sbd0 實(shí)際應(yīng)用中，一般只使用LDA/CS_L/WE_L/OE_L/ALE_L這些信號(hào)，其他信號(hào)作為選用。2D:lq Y y9I bP e0 上面介紹的是針對(duì)Intel CPU總線的，Motorola CPU總線有一點(diǎn)點(diǎn)差異，后者將OE_L和WE_L合并成一根控制信號(hào)，稱為R/W，當(dāng)其為高電平時(shí)表示“讀”操作，為低電平時(shí)表示“寫”操作。另外，后者還有一個(gè)DS控制信號(hào)，當(dāng)其為低電平時(shí)表示總線上傳輸?shù)臄?shù)據(jù)是有效的，否則為無(wú)效。D)wh#vDc)g0

8、 如果Local Bus總線上掛SDRAM等高速存器器件時(shí)還需要行列選擇信號(hào)RAS和CAS以及數(shù)據(jù)奇偶校驗(yàn)信號(hào)DP。中國(guó)通信人博客%K:_1wr3yr&x&i99bC$s,k/G*F8_0 CPU總線的大端模式和小端模式中國(guó)通信人博客&gY HRiq%ZE8h Intel系列的CPU總線是小端模式，也叫Little-endian byte ordering，其特點(diǎn)是低有效字節(jié)在低地址位，高有效字節(jié)在高地址位。中國(guó)通信人博客,q+rY&M(J)dW9L,l Motorola CPU及Power PC架構(gòu)總線是大端模式，也叫Big-endian byte ordering，其特點(diǎn)是低有效字節(jié)在高地

9、址位，高有效字節(jié)在低地址位。,c(LBnh(iH0 所以在使用大端模式總線連接外部器件時(shí)需要將地址線進(jìn)行倒序，即最高位地址線與外部器件的最低地址位相連，最低地址位地址線與外部器件的最高地址位相連，其他依次連接。中國(guó)通信人博客1I21C w$i Local Bus總線的讀寫時(shí)序GS/g0 下圖為FLASH器件MX29LV002CBTI的讀時(shí)序，該FLASH器件提供的Local Bus接口，Addresses信號(hào)是從Local BUS地址信號(hào)(已經(jīng)解復(fù)用了)，Outputs是Local bus的數(shù)據(jù)信號(hào)。在第一個(gè)時(shí)鐘周期內(nèi)，Address信號(hào)線上傳輸?shù)氖悄繕?biāo)器件的地址信號(hào)，此時(shí)CS#、OE#、WE

10、#都處于高電平無(wú)效狀態(tài)，并且Outputs輸出的數(shù)據(jù)無(wú)效。在第二個(gè)時(shí)鐘周期內(nèi)，CE#變?yōu)榈碗娖?，表示目?biāo)器件已經(jīng)被選中，接著OE#也變?yōu)榈碗娖?大多數(shù)情況下，CS#和OE#幾乎是同時(shí)有效的)，表示開(kāi)始進(jìn)行讀操作，主控制器在CE#和OE#都為低電平有效的時(shí)候?qū)utputs上的數(shù)據(jù)進(jìn)行采樣(通常做一定的延時(shí)后再采樣，以保證采樣數(shù)據(jù)的正確性)，采樣到的數(shù)據(jù)即為要讀取的數(shù)據(jù)。WE#和OE#不會(huì)同時(shí)變低的，因?yàn)長(zhǎng)ocal Bus總線是半雙工工作方式，不可能同時(shí)進(jìn)行讀寫兩種操作。(點(diǎn)開(kāi)看清楚大圖)中國(guó)通信人博客4_1u m0L0l*vM中國(guó)通信人博客%_ rZ7S1YXzR5ePU5Hz5i#A5s;B

11、0 下圖為FLASH器件MX29LV002CBTI的寫時(shí)序，在WE#和CS#同時(shí)為低有效的情況下，F(xiàn)lash器件從數(shù)據(jù)總線上采樣數(shù)據(jù)，然后寫到指定的地址空間里去。對(duì)比下這兩個(gè)圖，我們會(huì)發(fā)現(xiàn)，讀操作時(shí)，OE#信號(hào)差不多在ADD Valid周期的中間部分有效，而寫操作時(shí)，WE#信號(hào)幾乎在ADD Valid周期的開(kāi)始部分有效，為什么有這個(gè)差異呢？其實(shí)想想也不難，因?yàn)樽x操作流程是：總線控制器給目標(biāo)器件發(fā)讀取數(shù)據(jù)指令，等目標(biāo)器件收到指令后再將總線控制器要讀取的數(shù)據(jù)傳回來(lái)，這中間有線路的延時(shí)及目標(biāo)器件的延時(shí)。而寫操作則不然，可以將寫操作命令和要寫的數(shù)據(jù)同時(shí)傳到目標(biāo)器件那邊去，幾乎沒(méi)什么延時(shí)。中國(guó)通信人博客

12、mF j4w%VAFiakO_.W:tGb0 Local Bus總線的典型應(yīng)用如下圖所示：中國(guó)通信人博客x Qb!g7At! +G中國(guó)通信人博客-K5y,1lE:T L8r 如上圖所示，CPLD對(duì)Device bus總線進(jìn)行了解復(fù)用后連接到FPGA、FLASH和NVRAM(CPLD可以對(duì)Local Bus總線的大小端模式進(jìn)行切換)，利用CS0_L、CS1_L和CS2_L三根片選信號(hào)線來(lái)區(qū)分Local bus總線上的三個(gè)器件。FPGA使用了32根數(shù)據(jù)線中的16根，32根地址線中的26根。L xqv/r.a+DH0 我們?cè)僮屑?xì)看一下其地址線標(biāo)號(hào)，為A26:1，我們也許會(huì)疑問(wèn)，會(huì)不會(huì)是搞錯(cuò)了啊，怎么不是從最低位地址AO開(kāi)始?。渴堑?，我沒(méi)有寫錯(cuò)，你也沒(méi)有看錯(cuò)，實(shí)際上就是從A1開(kāi)始的。這是因?yàn)楫?dāng)數(shù)據(jù)線寬度為16位雙字節(jié)模式(也叫WORD模式，四個(gè)字節(jié)叫DWORD模式，單字節(jié)叫BYTE模式)時(shí)，Local bus總線的A1變?yōu)榈刂返淖畹臀?A0懸空不用)，用它去連接器件的最低位地址線A0。中