非易失性存儲器講解

1、非易失性存儲器1 .緒論隨機存儲器（如DRAM和SRAM的缺點之一就是掉電后所存儲的數(shù)據(jù)會隨之 丟失。為了克服這個問題，人們已設計并開發(fā)出了多種非易失或/且可編程的存儲 器。最近，基于浮柵概念的閃存由于其小的單元尺寸和良好的工作性能已經(jīng)成為最 通用的非易失存儲器。 因此,在本文中，我們將著重介紹ROM的兩種結(jié)構（即NOR 和NAND陣列和閃存的基本 結(jié)構及其應用。2 . MOS ROM陣列的兩種實現(xiàn)方法2.1 基本ROM單元只讀存儲器陣列可以看做是一種簡單的組合布爾邏輯，即它對每個輸入組合（地 址都會產(chǎn)生一個指定的輸出值。 因此,在一個特定地址存儲二進制信息，可以通過 被選行（字線與被選列（位

2、線間有無數(shù)據(jù)路徑（相當于特定位置上有無元件或元件 是否在標準電壓下導 通來實現(xiàn)。而實現(xiàn)數(shù)據(jù)路徑的基本結(jié)構有兩種 ，即NOR和 NAND陣列。HL圖2.1 ROM的1和0單元的不同實現(xiàn)方式首先考慮最簡單的單元，如圖2.1(a所示，這是一個基本的ROM單元。假設位線BL通過一個電阻接地，沒有任何其他的激勵或輸入。這就是 0單元中的情況 (2.1(a下圖。由于字線 WL和位線BL之間不存在任何實際的連接，所以BL的值為 低電平而 WL得值無 關。反之，當把一個高電壓 WL V加在1單元的字線上時二極 管導通，字線被上拉至(WL D on V V，結(jié)果在位線上形成了一個1?？傊?，在WL和BL之間是否存

3、在 一個二極管區(qū)分了 ROM單元中存放的是1還是002.2 NOR ROM 結(jié)構然而,由于二極管單元的位線與字線是不隔離的，所有需要用來充電位線電容的 電流必須通過字線和它的驅(qū)動器來提供，而這些電流這大容量存儲器中是非常大的 因此,這一1(aDiode ROM (bMOS ROM 1(cMOS ROM 2方法只適用于小存儲器。一個改善隔離的方法是在單元中使用一個有源器件，如圖2.1(b所示，其工作原理與二極管單元相同，但是它的所有輸出驅(qū)動電流都是由 單元中的MOS管提供的，字線驅(qū)動器只負責充電和放電字線電容。但是，這一改進的直接代價是單元比較復 雜和面積較大(額外的電源接觸孔所致。圖2.2是使

4、用 這一個單元的MOS ROM陣列。V DDWL 1WL 2WL 3V biasV DD圖2.1(c是采用MOS單元的另一種實現(xiàn)方法。這一單元的工作要求把位線通過電阻接 到電源電壓上，或者說輸出的默認值必須等于1。因此，在WL和BL之間 沒有晶體管就意 味著存放1。0單元通過在位線和地之間連接一個 MOS器件來實 現(xiàn)。在字線上加一個高電 壓使器件導通，從而把位線下拉至GND。圖2.3是使用這 一單元的MOS ROM陣列。WL 0GND2WL 3V DDBL 1BL 2BL 3GND圖2.3中4 M NOR ROM陣列的兩種可能的版圖如下IP o l y si l i co n Me t a l

5、 1D iff u si onMe t a l 1 on D i f f u si o nProgrammming usingthe Contact Layer Only，其中奇數(shù)單這一陣列是通過在水平方向和垂直方向上重復相同的單元構成的 元相對水圖2.4 4 4NOR ROM可能的版圖觸點掩模型ROM注入掩模型ROM平軸成鏡像以便共享GND線。這兩個版圖的區(qū)別在于它們的編程方式。在圖 2.4（a的結(jié)構中,存儲器通過有選擇地加入金屬至擴散層的接觸孔來編程。因而，連至位線的金屬接觸存 在時就建立起一個卵元，不存在時則表明為一個憚元，并 且在這種情況下，只用一個掩模層（即CONTACT對存儲器進行

6、編程。而在圖2.4（b 的結(jié)構中，存儲器是通過按需要有選擇地增加晶體管來寫入的，這需要借助擴散層 （制造工藝中的ACTIVE掩模來完成。注意到。在這種情況下，所有的nMOS晶體 管都已經(jīng)和位線相連，從而不可通過忽略相應的漏極接點來實現(xiàn)在某一位置存儲'1。'而是在制造過程中通過有選擇的溝道注入將晶體管的閾值電壓升高到OHV以上，使與存儲有關的nMOS晶體管失活。即，每個閾值電壓的注入表示 存儲了一個1而沒有注入的晶體管則相應地存儲 '0。由于注入掩模型結(jié)構中每個金屬-擴散點是由兩個相鄰晶體管共用的，故與觸點 掩模型ROM版圖相比，注入掩模型ROM版圖具有更高的存儲密度，大

7、約節(jié)省15% 的面積。另一方面，觸點掩模型（CONTACT掩模的優(yōu)點是接觸層是制造過程中比 較靠后的步驟。這就 推遲了在工藝周期中存儲器的實際編程時間。圓片可以預先 完成直到CONTACT掩模前的工藝制造過程并存放起來。一旦一個具體的編程確 定下來，余下的制造過程就可以很快完成，從而縮短了定貨和交貨的時間?？傊?，最 終使用那一種方法取決于主要的設計指標一尺寸/性能還是交貨時間。2.3 NAND ROM 結(jié)構我們很容易注意到，NOR ROM的兩種版圖中，晶體管只占據(jù)了整個單元尺寸的 很小比例，單元的大部分面積用于位線接觸和接地連接。避免這一開銷的一種方式是采用不同的 存儲結(jié)構，即NAND ROM

8、結(jié)構，如圖2.5所示。正常操作中，被選中的字線被下來為邏輯低電平，未被選中的所有字線保持為高 電平。如果一個晶體管位于被選中的行與列的交點上，則此晶體管截止，且列電壓 被負載元件拉到 高電平。另一方面，在多輸入的NAND結(jié)構中，如果在此特定交點 上無晶體管（短路，那么列電壓會被其他的nMOS晶體管拉到低電平。因此，在交點 上,無晶體管則表示存儲 0交點處有晶體管則存儲1。P o l y s i l i c o n T h r e s h o l d -a l t e r i n g i mp l a n tM e t a l 1 o n D i f f u s i o n(bNAND結(jié)構的主要

9、優(yōu)點是它的基本單元只有一個晶體管構成，并且不需要連接任何電源 電壓和GND線,這就大大縮小了單元尺寸。圖2.6為這一結(jié)構的兩種版圖 第一種采用METAL-1金屬層來有選擇地短路晶體管（a。它使單元的尺寸比最小 的NOR ROM單元還要 小約15%;同時，若再增加一道額外的注入工序，即注入n型 雜質(zhì)降低閾值使器件成為一個耗盡型晶體管時，不管加上什么樣的字線電壓它總是 導通的，因此就相當于短路；由此所 得到的單元面積比等效的 NOR ROM單元小兩 倍多。然而，NAND結(jié)構的位線（列是串聯(lián)的，即位線上的存儲單元是串聯(lián)連接，而NOR 結(jié)構的各個存儲單元互相獨立。由于對兩種結(jié)構的傳播延時的計算，涉及內(nèi)

10、容過多并且篇幅過長，也不是本文討論的重點之所在，在此只給出一個一般性的結(jié)論：NOR 結(jié)構通常有較 快的存取時間，而NAND的時間則較長；然而，NAND ROM的單位面 積的位密度比使用相同工藝和設計規(guī)則的NOR ROM要高得多。對于NAND ROM而言，延時與對位線進行放電的串聯(lián)晶體管數(shù)量的平方成正 比。當串 聯(lián)的晶體管數(shù)超過8-16個時，這種NAND ROM的速度將變得非常慢，所以 通常將NAND ROM分為多個小的體，而每個體中串聯(lián)的晶體管的數(shù)量不超過一定 的限制。然而，這種NAND結(jié)構對于閃存（flash memory是有利，因為對于閃存來說， 密度性和成本比存取時間 更重要。2.4 小

11、結(jié)我們看到一個ROM模塊的編程要涉及到制造商，從而造成產(chǎn)品開發(fā)過程中不 愿看到的延遲，所以這種方法已顯得越來越不流行了 ；一個更合乎要求的方法是用 戶可以用自己的設 備來編程存儲器，而這也就是隨后要討論的非易失性讀寫存儲 器。3 .非易失性讀寫存儲器非易失性讀寫存儲器 （Nonvolatile Read-Write Memory的結(jié)構實際上與 ROM 一 樣。它的存儲內(nèi)核是由一個放在字線/位線網(wǎng)格上的晶體管陣列構成的。存儲器通 過有選擇地使其 中某些器件有效或無效來進行編程；在ROM中，這是通過掩模層的變化來完成的；而在非易失性讀寫存儲器（NVRW中則用結(jié)構經(jīng)過修改的晶體管（浮 柵晶體管來代替

12、。3.1 浮柵晶體管（FAMOS浮柵晶體管的閾值電壓可以通過電學方式來改變，改變的閾值在關斷電源后仍能永久保 持不變。它是目前大多數(shù)可重新編程存儲器的核心器件，如圖3.1所示。從圖中可以得知，浮柵晶體管的結(jié)構與通常的 MOS器件類似，但是多了一個額外的多晶硅條插在柵和溝道之間，這一多晶硅條不與任何東西連接，因而稱為浮 柵。插入這一額外 柵最明顯的影響是使柵氧層的厚度 ox t加倍，從而降低了器件的跨導并使閾值電壓升高；圖2.6 4 44MOS NAND ROM 可能的版圖(a Device cross-section(b Schematic symbol更為重要的是，該器件的閾值電壓是可編程的

13、。 在源和柵-漏終端之間加上 個高電壓HI n20 V0 V（10V以上可以產(chǎn)生一個高電場并引起電子雪崩注入。電子得到足夠的能量變熱”并穿過第一層氧化物絕緣體而在浮柵上被捕獲。這一現(xiàn)象在柵氧層厚度約為100nm時就會發(fā)生，器件的制造相對容易（與FLOTOX相比。被捕獲的電子有效 地降低了浮柵上的電壓。 這個過程 是自我約束的浮柵上積累的負電荷有效地 降低了氧化層中的電場；移去電壓后已引起的 負電荷仍留在原來的位置上，從而是 中間浮柵產(chǎn)生一個負電壓。從器件的角度看，這相當于 有效地增加了閾值電壓。參看圖3.2。由于浮柵為極好的絕緣體所包圍，所以被捕獲的電荷 可以在浮柵上存放許 多年，即使在電源電

14、壓被移去之后也是如此。3.2 可擦除可編程只讀存儲器（EPROMEPROM是通過封裝在一個透明窗口把紫外線 （UV照射到單元上來進行擦除 的。EPROM的存儲單元采用疊柵注入 MOS管（SIMOS管。單元結(jié)構簡單，密度高, 成本低。但是，采用UV擦除的兩個主要缺點是擦除過程很慢和可靠性問題。(a) EPROM疊層揄存儲單元(H)陣列圖符號933 EPROM的一個存悌單元社PROM疊層棚存儲障于9X3 EPROM 的3.3 電擦除可編程只讀存儲器(EEPROMEEPROM 采用了一種稱為 FLOTOX (floating-gate tunneling oxide 晶體管浮柵器 件作為可支持電擦除

15、過程的可編程器件，如圖3.5所示。它與FAMOS器件類似， 但隔離浮柵與 溝道和漏端的那一小部分絕緣介質(zhì)的厚度減少到大約10nm或更少。當把一個約10V的電壓加到這一很薄的絕緣層時，電子通過隧穿機理穿入或穿 出浮柵。圖3.6為隧穿節(jié)的I-V特性曲線。這一編程的方法的主要優(yōu)點在于它的可逆性，即只要在寫過程中所加的電壓反 過來即可實現(xiàn)擦除。向浮柵注入電子將使閾值 T V升高,而相反的操作則降低T V。但是這一雙向工作圖 3.5 FLOTOX transistor 圖 3.6 Fowler-NordheimI -V 特性-10 V10 VIV GD帶來了閾值控制的問題：T V可能低于0V，從而有效地

16、產(chǎn)生一個即使柵上施加0V電壓也不 會關閉的器件。使用選擇器件的原因是閾值電壓很難精確地控制 ，因 為這取決于生產(chǎn)過程中的一些變化和浮柵上初始存儲的電荷。如果由于初始儲存 的電荷使得不可能可靠地達到希望 的內(nèi)部電壓，那么存儲器單元將不能正確工作。 為了避免這個問題，與FLOTOX晶體管串聯(lián)一個選擇管，并連接到字線和位線。選 擇管使用正常的字線電平，而FLOTOX晶體管有一個位于兩個可能閾值之間的合適 的柵電壓，如圖3.7所示。字線圖1 7 EEPROM存儲單元以下是EEPROM存儲單元工作狀態(tài)的分析(1.讀出狀態(tài)(2.擦除狀態(tài)(3.寫入狀態(tài)EPROME2PROM機理紫外線擦除速度慢； 電改寫（熱

17、電子）；較快；電擦除 效應，逐管其（FN隧穿/H6* /爾人日&我們可以看到,EEPROM單元有兩個晶體管，所以比相應的EPROM要大。止匕 外，制造非常薄的氧化層是一個難度很大、成本很高的工藝過程,所以EEPROM部 件的成本高于EPROM，但卻只能集成較少的位數(shù)；兩者的詳細差異如下表示：表3.1 EPROM與E 2PROM的比較EPROM日 PROM機理紫外線擦除速度慢： 電改寫（熱電子卜較快；電擦除，F(xiàn)N隧穿效應,逐管擦除；電改寫（FN隆穿面積面積小，密度高大（兩個晶體管中遂穿氧 化層）功幄很大較小庸本靖構簡單，成本低超薄新化層制造難度大. 成本很高壽命短更酎久3.4 快閃電可擦

18、除只讀存儲器（Flash MemoryFlash EEPROM的概念在1984年由Masuoka等提出，并很快發(fā)展成為應用最普 遍的非易性存儲器結(jié)構。Flash EEPROM是EPROM和EEPROM方法的結(jié)合，大多數(shù)Flash EEPROM器件采用雪崩熱電子注入的方法來編程器件；擦除則和EEPROM 單元一樣，采用FN隧穿（Fowler-Nordheim來完成的。它集中了兩者的優(yōu)點，既具有 像EPROM 一樣的單管結(jié)構，又沿用了傳統(tǒng)EPROM熱電子隧道效應的編寫機制， 并具有EEPROM在線、冷電子隧道效應的擦除機制?；敬鎯卧叽绫?EEPROM小10倍左右;但是，F(xiàn)lash EEPRO

19、M的擦除是對整個芯片或存儲器的子部 分成批進行的。它是目前唯一具有大存儲容 量、非易失性、低價格、可在線改寫 和較高速度等特性的存儲器。如圖 3.8所示。圖3.8 flash memory的結(jié)構特性（a （b3.4.1 Flash存儲器的基本存儲單元圖3.9是Intel推出的ETOX(EPROM Tunnel Oxide Flash單元，這只是現(xiàn)在各種Flash單元中的一個。 它與FAMOS門相似，但是采用了一個非常薄的隧道柵氧化 層(10nm。用柵氧的不同區(qū)域來進行編程和擦除。Control gatep-substrate圖3.9用做Flash EEPROM存儲器的ETOX器件3.4.2存儲

20、信息原理(a.擦除操作圖3.10擦除操作(b.編程(寫操作圖3.11編程（寫操作（c.讀操作圖 3.12讀操作需要注意的是，在擦除操作的過程中，單元初始閾值電壓的不同以及氧化層厚度的不同都會引起擦除操作結(jié)束時閾值電壓的不同。這一點可以從兩方面來彌補 ：（1 在應用擦除脈 沖之前，將陣列中的所有單元都編程，以使所有的閾值都從大致相同的 值開始；（2在此之后，加上一個可控制寬度的擦除脈沖。接著讀整個陣列以檢查這些單元是否已被擦除。如果尚未全部擦除，則再應用另一個擦除脈沖，接著又是一個讀周期；如此 循環(huán),直到所有單元 的閾值電壓都低于所要求的電平。另外,源極加高壓擦除是利用浮柵與源區(qū)構成的小電容、分

21、壓大、場強高的原理實現(xiàn)的。小電容是又浮柵和源區(qū)側(cè)向擴散區(qū)面積構成的。因側(cè)向擴散區(qū)相對于浮柵的面積很小，所以電容也很小。之所以利用源極擦除是因為存儲矩陣或部分存 儲矩陣單元的源極都是連接在一起的，這樣可以實現(xiàn)整個芯片或分塊快速擦除（如 NOR Flash結(jié)構。但是,如果存儲矩陣 或部分存儲矩陣單元的源極不是連接在一起 的，則高壓不是加到源極，而是加到部分存儲單 元或全部存儲單元的公共襯底上（如 NAND Flash 結(jié)構。3.4.3 Flash存儲器存儲矩陣結(jié)構及工作原理Flash存儲器存儲矩陣結(jié)構有 或“陣列和 與“陣列兩大類。前者存儲單元并聯(lián)， 呈 或”關系包括OR和NOR兩種。后者存儲單元

22、是串聯(lián)，呈 與"關系，包括AND和 NAND兩種。下面介紹最為常見的 NOR和NAND結(jié)構的特點，并說明其編程、擦 除和讀出的工作原理。(1 NOR Flash存儲單元BL 0BL1BL7圖3.13 Flash存儲器NOR存儲結(jié)構示意圖3.13給出了 2字8位Flash存儲器NOR結(jié)構存儲矩陣示意圖。 WL為字線, BL為位線。(a擦除:0WL、1WL接地，S V加+12V的電壓，0BL 7BL浮空。所有存儲單 元都發(fā)生FN隧道效應，浮柵上的電子被拉回源區(qū)，即都被寫成1 '；(b編程:假定要對0號單元寫入(10100010B,高位為7BL,低位為0BL。則S V接地，0WL加

23、+12V電壓，1WL接0V電壓。同時，要使6BL、4BL、3BL、 2BL、0BL接+12V電壓，并使7BL、5BL、1BL浮空。則存儲單元 06T、 04T、03T、02T和00T產(chǎn)生熱電子 隧道效應，使得其浮柵上充入電子，變?yōu)楦唛_啟 閾值(約7V，從而寫入0。'而存儲單元07T、05T和01T不發(fā)生熱電子隧道效應， 保持擦除時寫入1信息。1號單元因1WL接0V電壓保持原存儲信息不變。(c讀出:假定對0號單元讀出。此時，S V接地，0BL 7BL被預充電至1V左右 (也可稍高一些，比如2V ; 1WL沒有被選中，接地；0WL接+5V電壓，由于06T、 04T、03T、02T和00T在

24、寫入的時候產(chǎn)生了熱電子隧道效應，故而閾值電壓升高 為7V左右,從而這五個管子關斷，6BL、4BL、3BL、2BL、0BL的電壓保持 1V不變;而07T、05T和01T三個管子的閾值電壓小于 5V，故而導通，將位線 7BL、5BL、1BL的電壓下拉至0V ;從而讀出的數(shù)據(jù)即為寫入的數(shù)據(jù) (10100010B。此讀出原理與 NOR ROM 一致。(2 NAND Flash存儲單元BL 0BL1BLBL 2BL 3圖3.14 Flash存儲器NAND存儲結(jié)構示意圖3.14是一個8字8位的NAND Flash結(jié)構的示意圖；圖中存儲單元的源、漏 用接構成存儲陣列的列，各列同位置的存儲單元的控制柵（con

25、trol gate并接構成存 儲的行。（a擦除:0WL 7WL接0V，襯底加高電壓+20V, S V、0BL 7BL浮空。浮柵 上的電子通過FN隧道效應進入襯底，實現(xiàn)擦除，即寫入1。擦除方式為整頁或 芯片的某一部分；（b編程:NAND存儲矩陣不能隨機編程，只能按地址順序編程。即 從0WL單元（行 開始，接著1WL、2WL、，6WL、7WL順序編程。編程時，選中 行加高電壓+20V,其他行加10V的電壓，襯底接地，S V浮空;寫你口寫1勺位線電 壓分別接+10V和0V ;寫1寸，位線接0V，即所選的單元的漏極D接0V，控制柵為 +20V,則將產(chǎn)生FN隧道效 應，使浮柵上充上電子，提高其閾值電壓。寫0寸，所選單 元的漏極D接+10V電壓，控制柵為+20V,不能產(chǎn)生FN隧道效應，浮柵上沒有充上 電子，具閾值電壓保持不變。（c讀出:位線預充電至2V , S V接地,未選中的行加 +10V電壓,選中的行加+3V電壓；因此，未選中行的存儲單元無論是存還是郵導通,不影響被選中單元的讀出。被 選中單元的存第元導通，即閾值電壓沒有被 改變的，并將位線下拉至0V。存單元不導通。讀出時，可以順序進行，也可以隨機實現(xiàn)。 3.4.4 NOR單元與NAND單元的特性比較 表3.2為兩種單元的特性： 表3.2 NOR單元與NAND單元的特性NOR擦除方法編程方法擦除速度編程速度讀速度單元尺寸可測量性