數字電子技術基礎實驗2

1、實驗四 集成觸發(fā)器實驗時間:實驗時數：2學時實驗目的：掌握觸發(fā)器的性質，及觸發(fā)器邏輯功能，觸發(fā)方式; 掌握觸發(fā)器電路的測試方法；了解不同邏輯功能的觸發(fā)器相互轉換的方法。實驗器材：1. 數字實驗箱2. 74ls00 二輸入端四與非門 2片cc4027雙上升沿j-k觸發(fā)器1片實驗原理:1. 基本rs觸發(fā)器原理圖:實驗難點:靈活運用不同邏輯功能的觸發(fā)器進行和可.轉換。2. cc4027 （雙上升沿j-k觸發(fā)器）引腳圖：功能表1162163u41861261171089iq 1q icp iro ik u isd 輸人翰出功能cpksdrnqqhlllhlthhll翻轉1lhlllhillll保待4x

2、xll保持xxxhlhlxxxlhlhxxxhhhhvno 3 2q 3 20 2cp 2rn 2k 2j 2sd引出靖功能符號出出輸輸源碼碼電 原反正地2q2qvrovs5嫩埃出出轅検靖端斕埔碼碼jkj k戚反k j k 2q 1 2 2 11埼纗瑣靖坰瑞人人o o 1 11cp1cpird2r1sd2sb3. 觸發(fā)器的轉換去4將從觸器分礬的換為rs觸發(fā)恭， d觸發(fā)器及t觸發(fā)器轉換類艱j的邏錆表達式k的邏鉗厶達式"法ks觸農器sr -圖表法d觸發(fā)器dd團表法t射發(fā)器tt'圖衣法實驗內容：1. 用74ls00芯片中的兩個雙輸入與非門構成一個基本rs觸發(fā)器，在基本觸發(fā)器r、 s

3、輸入端加入不同的邏輯電平，記錄其輸出q、q狀況，驗證其邏輯功能。2. 驗證jk觸發(fā)器的邏輯功能，自制表格記錄數據，并分析jk端加入不同的邏輯電平 時的邏輯功能。cp端加單脈沖。3. 將jk觸發(fā)器轉換成t觸發(fā)器和d觸發(fā)器，岡出連線閣，以表格記錄數據，驗證其 邏輯功能。實驗重點:各種觸發(fā)器的邏輯功能及使用方法。實驗時間:實驗時:4學時實驗五計數、譯碼、顯示電路實驗目的：熟悉常用中規(guī)模計數器的邏輯功能；掌握常用時序電路分析、設計及測試方法；掌握計數、譯碼、敁示電路的工作原理及其應用; 訓練獨立進行試驗的技能。實驗器材：2. 74ls00二輸入端四與非門2片74ls90異步二一五一十進制計數器1片cc

4、4027雙上升沿j-k觸發(fā)器2片74ls48顯示譯碼器2片共陰極七段顯示器2片1.數字實驗箱實驗原理：1. 74ls90 （異步二一五一十進制計數器）引腳圖:nc： qo q3 cnd q1 q2wl r31 g2i fiti eiiol 9i r«lij lzj l±j l±l l±l lil lzcpb0(2)nc vcc , 9r 9(2)構成任意進制計數器原理圖:2. 74ls290、74ls247及546r構成的計數、譯碼、顯示實驗如圖:ev qo q1 q2 q3r0.274ls290.1r0.1fpb #9.2 j：pavccswo_

5、71;實驗內容：1. 用jk觸發(fā)器構成異步二進制計數器，畫出電路連接圖，測試邏輯功能，并自制表 格進行記錄。其中cp端選用手動單脈沖。2. 用74ls290構成8421 bcd碼的十進制計數器，輸出經74ls247 bcd七段譯碼器 /驅動器驅動546r七段顯示器，用秒脈沖源信號作計數脈沖，觀察顯示器的變化，驗證8421 bcd計數器的計數功能。3. 用兩片74ls290構成64進制計數器，凼出電路連接圖，測試邏輯功能，并自制表 格進行記錄。實驗重點：常用時序邏輯電路的分析與設計方法。實驗難點：靈活運用各種中小規(guī)模集成電路進行任意時序邏輯電路的設計實現。實驗六數字定時搶答器實驗時間:實驗時數：

6、4學吋實驗目的：此為綜合設計類題目。綜合運用所學知識，達到靈活運用各種中小規(guī)模集成電路進行 任意電路的設計實現。學會設計的思想，掌握獨立實驗的技能。實驗器材：1.數字實驗箱2. 74ls1488線一3線優(yōu)先編碼器1片74ls279四r-s鎖存器1片74ls00二輸入端四與非門1片74ls48顯示譯碼器2片共陰極七段顯示器2片實驗原理：1. 數字搶答器總體方框圖如圖1所示為總體方框圖。其工作原理為：接通電源后，主持人將開關撥到“清零”狀態(tài)，搶答器處于禁止狀態(tài)， 編號顯示器滅燈，定時器顯示設定時間；主持人將開關置“開始”狀態(tài)，宣布“開始”搶 答器工作。定時器倒計時，揚聲器給出聲響提示。選手在定時時

7、間ia）搶答時，搶答器完成：優(yōu)先 判斷、編號鎖存、編號妞示、揚聲器提示。當一輪搶答之后，定時器停止、禁止二次搶答、 定吋器顯示剩余吋間。如果再次搶答必須由主持人再次操作”清除"和"開始"狀態(tài)開關?？傮w框圖圖12. 搶答器電路設計設計電路如圖2所示。電路選用優(yōu)先編碼器74ls148和鎖存器74ls297來完成。該電路主耍完成兩個功能：一是分辨出選手按鍵的先后，并鎖存優(yōu)先搶答者的編號，同時譯碼敁示電路顯示編號 （顯示電路釆用七段數字數碼顯示管）；二是禁止其他選手按鍵，其按鍵操作無效。工作過程：開關s置于”清除"端時，rs觸 發(fā)器的r、s端均為0, 4個觸發(fā)器

8、輸出置0,使74ls148的優(yōu)先編碼工作標志端（圖中5 號端）=0,使之處于工作狀態(tài)。當開關s置于”幵始”時，搶答器處于等待工作狀態(tài)，當冇 選手將搶答按鍵按下時（如按下s5）, 74ls148的輸出經rs鎖存后，ctr=1，rbo（圖巾4 端）=1，七段顯示電路74ls48處于工作狀態(tài)，4q3q2q=101，經譯碼顯示為“5”。此外，ctr=1,使74ls148優(yōu)先編碼工作標志端（圖中5號端）=1 ,處于禁止狀 態(tài)，封鎖其他按鍵的輸入。當按鍵松開即按卜*時，74ls148的此時由于仍為ctr=1,使 優(yōu)先編碼工作標志端（閣中5號端）=1，所以74ls148仍處于禁止狀態(tài)，確保不會出二 次按鍵時

9、輸入信號，保證了搶答者的優(yōu)先性。如有再次搶答需由主持人將s開關重新置“清 除”然后再進行下一輪搶答。定吋搶答器的總體框圖如圖：引出翊符號:（卜7躺碼輸入堆（低電v有效）ei迭通輸入瑞（低電y有效）ao, ak a2編碼輸出端（低電t有效gs寃展端（低電t有效）eo選通輸出斕功能表:inputsoutputsel012345 67a2a1aogseohxxxxxx xxhhhhhlhhhhhh hhhhhhllxxxxxx xlllllhlxxxxxx lhllhlhlxxxxxl hhlhllhlxxxxlh hhlhhlhlxxxlhh hhhlllhlxxlhhh hhhlhlhlxlhhhh hhhhllhllhhhhh hhhhhlh說明：h -商電f l 一低電y x任.£74ls279為四r-s鎖存器，引腳圖與功能表如下:inputsoutputs（1）rqllh4lhhhllhhoq實驗內容：1. 組裝搶答器基本電路，以此來完成如t的基本功能：（1）同時供8名選手比賽，分別用8個按鈕sos7表示。（2）設置一個系統清除和搶答控制開關s，該開關由主持人控制。（3）搶答器具冇鎖存與顯示功能。即選手按動按鈕，鎖存相應的編號，并在七段數碼 管上顯示選手號碼