(精品)精品搶答器的應(yīng)用(2013年優(yōu)秀畢業(yè)設(shè)計(jì))

摘要搶答器是一種應(yīng)用非常廣泛的設(shè)備，在各種競(jìng)猜、搶答場(chǎng)合中，它能迅速、客觀地分辨出最先獲得發(fā)言權(quán)的選手。早期的搶答器只由幾個(gè)三極管可控硅、發(fā)光管等組成，能通過(guò)發(fā)光管的指示辨認(rèn)出選手?，F(xiàn)在大多數(shù)搶答器均使用單片機(jī)和數(shù)字集成電路，并增加了許多新的功能，如選手號(hào)碼顯示、搶按器或搶按后的計(jì)時(shí)、選手得分顯示等功能。本文介紹了用8051系列單片機(jī)控制的八路智力搶答器。該搶答器除具有基本的搶答功能外，還具有定時(shí)、計(jì)時(shí)和報(bào)警功能。關(guān)鍵字：搶答器 單片機(jī) 報(bào)警目錄引 言1一系統(tǒng)設(shè)計(jì)21.1 設(shè)計(jì)任務(wù)與要求21.2 方案比較與論證21.3 8051單片機(jī)系統(tǒng)說(shuō)明31.3.1 8051單片機(jī)簡(jiǎn)介31.3.2 80C51的時(shí)序圖41.4 8051引角及其功能41.5 設(shè)計(jì)搶答器的目的與意義5二主要元器件分析72.1 80C51芯片72.2 74LS373芯片72.3 MAX7219芯片82.3.1 引腳說(shuō)明92.3.2 基本工作原理及使用方法92.4 計(jì)分電路10三程序設(shè)計(jì)113.1 定時(shí)電路的設(shè)計(jì)113.2 搶答電路設(shè)計(jì)113.3 加減分程序設(shè)計(jì)133.4報(bào)警電路設(shè)計(jì)133.5搶答器程序流程圖15參考文獻(xiàn)16引 言本文主要介紹了單片機(jī)搶答器設(shè)計(jì)及工作原理，以及它的實(shí)際用途。系統(tǒng)工作原理本系統(tǒng)采用8051單片機(jī)作為核心。控制系統(tǒng)的四個(gè)模塊分別為：存儲(chǔ)模塊、顯示模塊、語(yǔ)音模塊、搶答開(kāi)關(guān)模塊。該搶答器系統(tǒng)通過(guò)開(kāi)關(guān)電路四個(gè)按鍵輸入搶答信號(hào)；利用語(yǔ)音芯片ISD1420完成語(yǔ)音的錄放功能；利用存儲(chǔ)程序；利用一個(gè)數(shù)碼管來(lái)完成顯示功能。工作時(shí)，用按鍵通過(guò)開(kāi)關(guān)電路輸入各路的搶答信號(hào)，經(jīng)單片機(jī)的處理，輸出控制信號(hào)，控制數(shù)哪一組先答題，并通過(guò)語(yǔ)音系統(tǒng)讀出“第2組請(qǐng)答題”，從而實(shí)現(xiàn)整個(gè)搶答過(guò)程。一系統(tǒng)設(shè)計(jì)1.1 設(shè)計(jì)任務(wù)與要求設(shè)計(jì)并制作一個(gè)八路智力搶答器1.2 方案比較與論證方案一:系統(tǒng)各部分采用中小規(guī)模集成數(shù)字電路，用機(jī)械開(kāi)關(guān)按鈕作為控制開(kāi)關(guān)，完成搶答輸入信號(hào)的觸發(fā)。該方案的特點(diǎn)是中小規(guī)模集成電路應(yīng)用技術(shù)成熟，性能可靠，能方便地完成選手搶答的基本功能，但是由于系統(tǒng)功能要求較高，所以電路連接集成電路相對(duì)較多，而且過(guò)于復(fù)雜，并且制作過(guò)程工序比較煩瑣，使用不太方便。 方案二:該系統(tǒng)采用8051系列單片機(jī)80C51作為控制核心，該系統(tǒng)可以完成運(yùn)算控制、信號(hào)識(shí)別以及顯示功能的實(shí)現(xiàn)。由于用了單片機(jī)，使其技術(shù)比較成熟，應(yīng)用起來(lái)方便、簡(jiǎn)單并且單片機(jī)周?chē)妮o助電路也比較少，便于控制和實(shí)現(xiàn)。整個(gè)系統(tǒng)具有極其靈活的可編程性，能方便地對(duì)系統(tǒng)進(jìn)行功能的擴(kuò)張和更改。MCS-51單片機(jī)特點(diǎn)如下： 可靠性好：?jiǎn)纹瑱C(jī)按照工業(yè)控制要求設(shè)計(jì)，抵抗工業(yè)噪聲干擾優(yōu)于一般的CPU，程序指令和數(shù)據(jù)都可以寫(xiě)在ROM里，許多信號(hào)通道都在同一芯片，因此可靠性高，易擴(kuò)充。單片機(jī)有一般電腦所必須的器件，如三態(tài)雙向總線(xiàn)，串并行的輸入及輸出引腳，可擴(kuò)充為各種規(guī)模的微電腦系統(tǒng)。 控制功能強(qiáng)：?jiǎn)纹瑱C(jī)指令除了輸入輸出指令，邏輯判斷指令外還有更豐富的條件分支跳躍指令。方案比較及其選用依據(jù)，顯然方案二比方案一簡(jiǎn)單的多，不但從性能上優(yōu)于方案一，而且在使用上及其功能的實(shí)現(xiàn)上都較方案一簡(jiǎn)潔，并且由于單片機(jī)具有優(yōu)越的高集成電路性，使其工作速度更快、效率更高。另外80C51單片機(jī)采用12MHz的晶振，提高了信號(hào)的測(cè)量精度，并且使該系統(tǒng)可以通過(guò)軟件改進(jìn)來(lái)擴(kuò)張功能。而方案一采用了中小規(guī)模集成電路，有其復(fù)雜的電路性能，從而可能會(huì)使信號(hào)的輸入輸出產(chǎn)生延時(shí)及不必要的誤差。依此依據(jù)選擇方案二比較適合?？傇韴D見(jiàn)附錄2。其原理框圖如下:搶答按扭優(yōu)先編碼電路鎖存器譯碼電路譯碼顯示主持人控制開(kāi)關(guān)控制電路報(bào)警電路秒脈沖產(chǎn)生電路定時(shí)電路譯碼電路顯示電路圖1-1 搶答器的原理框圖1.3 8051單片機(jī)系統(tǒng)說(shuō)明1.3.1 8051單片機(jī)簡(jiǎn)介8051系列單片機(jī)是國(guó)際上流行多年的代表機(jī)型，是國(guó)內(nèi)高校教學(xué)和初學(xué)者入門(mén)首選的主流機(jī)型，也是在各種技術(shù)期刊和專(zhuān)業(yè)書(shū)籍中出現(xiàn)頻率最高的經(jīng)典機(jī)型。本文以標(biāo)準(zhǔn)80C51為模型，并適當(dāng)兼顧8051系列的共性和常用型號(hào)的特性。內(nèi)容主要包括：硬件架構(gòu)、ROM、RAM、指令系統(tǒng)、匯編程序基礎(chǔ)和匯編語(yǔ)言工具鏈、并行端口、定時(shí)器、中斷邏輯、復(fù)位邏輯、時(shí)鐘電路、電源電路等功能電路的結(jié)構(gòu)和工作原理，以及片內(nèi)程序存儲(chǔ)器編程原理1.3.2 80C51的時(shí)序圖 時(shí)序圖如圖1-2所示:圖1-2 80C51的時(shí)序圖時(shí)序控制電路:主持人將控制開(kāi)關(guān)撥到“開(kāi)始”位置時(shí)，揚(yáng)聲器發(fā)聲，搶答電路和定時(shí)電路進(jìn)入正常搶答工作狀態(tài)。當(dāng)參賽選手按動(dòng)搶答鍵時(shí)，揚(yáng)聲器發(fā)聲，搶答電路和定時(shí)電路停止工作。當(dāng)設(shè)定的搶答時(shí)間到，無(wú)人搶答時(shí)，揚(yáng)聲器發(fā)聲，同時(shí)搶答電路和定時(shí)電路停止工作。圖1-3 時(shí)序控制電路1.4 8051引角及其功能Vcc 40腳 電源端 Vss 20腳 接地端 XTAL2 18腳 時(shí)鐘信號(hào)輸入端 XTAL1 19腳 時(shí)鐘電路引腳 RST 9腳 復(fù)位信號(hào)輸入端，高電平有效備用電源輸入端 圖1-4 80C51的引腳ALE 30腳 地址鎖存允許信號(hào)端，6分頻振蕩周期。PSEN 29腳 程序存儲(chǔ)器允許輸出信號(hào)端 用于讀取外部的程序存儲(chǔ)器，每個(gè)機(jī)器周期中兩次有效。EA 31腳 外部程序存儲(chǔ)器地址允許輸入,接高電平時(shí)，執(zhí)行片內(nèi)程序存儲(chǔ)器的內(nèi)容，當(dāng)PC超過(guò)0fffH時(shí)，自動(dòng)變0。接低電平時(shí)，訪(fǎng)問(wèn)外部程序存儲(chǔ)器。P0 3932腳 8位準(zhǔn)雙向I/O,在做輸入時(shí)，要先向口地址80H寫(xiě)1，此時(shí)由內(nèi)部上拉提成高阻態(tài)。P1 18腳 8位準(zhǔn)雙向I/O口1.5 設(shè)計(jì)搶答器的目的與意義通過(guò)這次畢業(yè)設(shè)計(jì),掌握80C51單片機(jī)的原理,了解簡(jiǎn)單多功能搶答器組成原理，初步掌握多功能搶答器的調(diào)整及測(cè)試方法，提高動(dòng)手能力和排除故障的能力。同時(shí)通過(guò)本課題設(shè)計(jì)與裝配、調(diào)試，提高自己的動(dòng)手能力，鞏固已學(xué)的理論知識(shí)，建立單片機(jī)理論和實(shí)踐的結(jié)合，了解多功能搶答器各單元電路之間的關(guān)系及相互影響，從而能正確設(shè)計(jì)、計(jì)算定時(shí)計(jì)數(shù)的各個(gè)單元電路。初步掌握多功能搶答器的調(diào)整及測(cè)試方法，提高動(dòng)手能力和排除故障的能力。設(shè)計(jì)思路：搶答器是一種應(yīng)用非常廣泛的設(shè)備，在各種競(jìng)賽、搶答場(chǎng)合中，它能迅速、客觀地分辨出最先獲得發(fā)言權(quán)的選手。早期的搶答器只由幾個(gè)三極管、可控硅、發(fā)光管等組成，能通過(guò)發(fā)光管的指示辯認(rèn)出選手號(hào)碼?，F(xiàn)在大多數(shù)搶答器均使用單片機(jī)(如MCS-51型)和數(shù)字集成電路，并增加了許多新功能，如選手號(hào)碼顯示、搶按前或搶按后的計(jì)時(shí)、選手得分顯示等功能。 本課題利用80C51單片機(jī)及外圍接口實(shí)現(xiàn)的搶答系統(tǒng)，利用單片機(jī)的定時(shí)器/計(jì)數(shù)器定時(shí)和記數(shù)的原理，將軟、硬件有機(jī)地結(jié)合起來(lái)，使得系統(tǒng)能夠正確地進(jìn)行計(jì)時(shí)，同時(shí)使數(shù)碼管能夠正確地顯示時(shí)間和選手號(hào)碼。用開(kāi)關(guān)做鍵盤(pán)輸出，揚(yáng)聲器發(fā)生提示。系統(tǒng)達(dá)到要求:在搶答中，只有開(kāi)始后搶答才有效，如果在開(kāi)始搶答前搶答為無(wú)效；搶答限定時(shí)間和回答問(wèn)題的時(shí)間可設(shè)在1-99s設(shè)定；可以顯示是哪位選手有效搶答和無(wú)效搶答，正確按鍵后有音樂(lè)提示；搶答時(shí)間和回答問(wèn)題時(shí)間倒記時(shí)顯示，時(shí)間完后系統(tǒng)自動(dòng)復(fù)位；按鍵鎖定，在有效狀態(tài)下，按鍵無(wú)效非法。而基于單片機(jī)的競(jìng)賽搶答器能解決上述的各個(gè)問(wèn)題。二主要元器件分析2.1 80C51芯片80C51內(nèi)含8位CPU；廣泛的布爾處理能力：32根雙向且分別可尋址的I/O線(xiàn)；128字節(jié)RAM；2個(gè)16位定時(shí)器/計(jì)數(shù)器；全雙工異步串行口（UART）；2個(gè)中斷優(yōu)先級(jí)；5個(gè)中斷源；片內(nèi)有時(shí)鐘震蕩器；4K字節(jié)片內(nèi)ROM程序儲(chǔ)存器；可尋址的64K字節(jié)外部程序儲(chǔ)存空間；可尋址得64K字節(jié)外部數(shù)據(jù)儲(chǔ)存空間；無(wú)片內(nèi)ROM的8051形式是8031，EPROM型是751，8051AH是采用HMOS工藝制造，所以其管腳與8051兼容。2.2 74LS373芯片 74LS373含有20個(gè)接口,8個(gè)輸入端,8個(gè)輸出端,一個(gè)電源接口和一個(gè)接地口,LE和OE接口.單片機(jī)系統(tǒng)中常用的地址鎖存器芯片74LS373以及coms的74hc373。是帶三態(tài)緩沖輸出的8D觸發(fā)器，其引腳圖與結(jié)構(gòu)原理圖、電路連接圖如下：圖2-1 74LS373芯片電路系列圖74ls373是常用的地址鎖存器芯片，它實(shí)質(zhì)是一個(gè)是帶三態(tài)緩沖輸出的8D觸發(fā)器，在單片機(jī)系統(tǒng)中為了擴(kuò)展外部存儲(chǔ)器，通常需要一塊74ls373芯片。(1)1腳是輸出使能(OE),是低電平有效,當(dāng)1腳是高電平時(shí),不管輸入3、4、7、8、13、14、17、18如何,也不管11腳(鎖存控制端,G)如何,輸出2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)全部呈現(xiàn)高阻狀態(tài)(或者叫浮空狀態(tài))。(2)當(dāng)1腳是低電平時(shí),只要11腳(鎖存控制端,G)上出現(xiàn)一個(gè)下降沿,輸出2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)立即呈現(xiàn)輸入腳3、4、7、8、13、14、17、18的狀態(tài)。 鎖存端ALE由高變低時(shí)，輸出端8 位信息被鎖存，直到ALE端再次有效。當(dāng)三態(tài)門(mén)使能信號(hào)OE為低電平時(shí)，三態(tài)門(mén)導(dǎo)通，允許Q0Q7輸出，OE為高電平時(shí)，輸出懸空。當(dāng)74LS373用作地址鎖存器時(shí)，應(yīng)使OE為低電平，此時(shí)鎖存使能端G為高電平時(shí)，輸出Q0Q7狀態(tài)與輸入端D1D7狀態(tài)相同；當(dāng)G發(fā)生負(fù)的跳變時(shí)，輸入端D0D7數(shù)據(jù)鎖入Q0Q7。51單片機(jī)的ALE信號(hào)可以直接與74LS373的G連接。74ls373與單片機(jī)接口：1D8D為8個(gè)輸入端，1Q8Q為8個(gè)輸出端。 G是數(shù)據(jù)鎖存控制端；當(dāng)G=1時(shí)，鎖存器輸出端同輸入端；當(dāng)G由“1”變?yōu)椤?”時(shí)，數(shù)據(jù)輸入鎖存器中。 OE為輸出允許端；當(dāng)OE=“0”時(shí)，三態(tài)門(mén)打開(kāi)；當(dāng)OE=“1”時(shí)，三態(tài)門(mén)關(guān)閉，輸出呈高阻狀態(tài)。在MCS-51單片機(jī)系統(tǒng)中，常采用74LS373作為地址鎖存器使用，其連接方法如圖2-1所示。其中輸入端1D8D接至單片機(jī)的P0口，輸出端提供的是低8位地址，G端接至單片機(jī)的地址鎖存允許信號(hào)ALE。輸出允許端OE接地，表示輸出三態(tài)門(mén)一直打開(kāi)。 2.3 MAX7219芯片MAX7219是美國(guó)MAXIM公司生產(chǎn)的串行輸入輸出共陰極顯示驅(qū)動(dòng)器。該芯片可直接驅(qū)動(dòng)最多8位7段數(shù)字LED顯示器，或64個(gè)LED和條形圖顯示器。它與微處理器的接口非常簡(jiǎn)單，僅用3個(gè)引腳與微處理器相應(yīng)端連接即可實(shí)現(xiàn)最高10MHz串行口。MAX7219的位選方式獨(dú)具特色，它允許用戶(hù)選擇多種譯碼方式譯罵碼選位，而且每個(gè)顯示位都能個(gè)別尋址和刷新，而不需要重寫(xiě)其中的顯示位，這使得軟件編程十分簡(jiǎn)單。2.3.1 引腳說(shuō)明該芯片采用24腳DIP和SO封裝，工作電壓4.05.5V，最大功耗1.1W。引腳說(shuō)明見(jiàn)表2-2。2.3.2 基本工作原理及使用方法 MAX7219與8031單片機(jī)連接采用三線(xiàn)串行接口，對(duì)于MAX7219，串行數(shù)據(jù)是以16位數(shù)據(jù)包的形式從Din腳串行輸入，在CLK的每一個(gè)上升沿一位一位地送入芯片內(nèi)部16位移位寄存器，而不管Lout腳的狀態(tài)如何。Load腳必須在第16個(gè)CLK上升沿出現(xiàn)的同時(shí)或之后，但在下一個(gè)上升沿之前變?yōu)楦唠娖?，否則移入的數(shù)據(jù)將丟失。表2-1 6位數(shù)據(jù)包的數(shù)據(jù)格式D15D14D13D12D11D10D9D8D7D6D5D4D3D2D1D0-ADDRESSMSB DATA LSB2.4 計(jì)分電路該集成電路具有清零,預(yù)置數(shù),加計(jì)數(shù)和減計(jì)數(shù)四個(gè)功能.進(jìn)行預(yù)置時(shí),在P0口輸入100,當(dāng)搶答成功的時(shí)候手動(dòng)加10分,不成功時(shí)候減10分。當(dāng)需要加分時(shí),按鍵使P0口輸入高電平,在程序寄存器中送入10,則顯示器個(gè)位進(jìn)1,顯示10分時(shí).當(dāng)需要減分時(shí),按鍵使P0口輸入低電平在程序寄存器中送入10,則顯示器十位減10分,則顯示少10分。計(jì)分電路如圖2-4所示。圖2-4 計(jì)分電路三程序設(shè)計(jì)3.1 定時(shí)電路的設(shè)計(jì) 節(jié)目主持人根據(jù)搶答題的難易程度，設(shè)定一次搶答的時(shí)間，通過(guò)預(yù)置時(shí)間電路對(duì)計(jì)數(shù)器進(jìn)行預(yù)置，選用十進(jìn)制同步加/減計(jì)數(shù)器74LSl92進(jìn)行設(shè)計(jì)，計(jì)數(shù)器的時(shí)鐘脈沖由秒脈沖電路提供，具體電路如圖3-1所示。圖3-1 秒脈沖電路3.2 搶答電路設(shè)計(jì)1、搶答電路如圖3-2所示。圖3-2 搶答電路2、搶答電路的功能有兩個(gè)：一是能分辨出選手按鍵的先后，并鎖存優(yōu)先搶答者的編號(hào)，供譯碼顯示電路用；二是要使其他選手的按鍵操作無(wú)效。選用優(yōu)先編碼器74LS148和DFF鎖存器可以完成上述功能，其電路組成如圖3-2所示。其工作原理是：當(dāng)主持人控制開(kāi)關(guān)處于“清除”位置時(shí)，RS觸發(fā)器的端為低電平，輸出端（4Q1Q）全部為低電平。于是74LS48的=0，顯示器滅燈；74LS148的選通輸入端=0，74LS148處于工作狀態(tài)，此時(shí)鎖存電路不工作。當(dāng)主持人開(kāi)關(guān)撥到“開(kāi)始”位置時(shí)，優(yōu)先編碼電路和鎖存電路同時(shí)處于工作狀態(tài)，即搶答器處于等待工作狀態(tài)，等待輸入端7. 0輸入信號(hào)，當(dāng)有選手將鍵按下時(shí)(如按下S5)，74LSl48的輸出=010，=0，經(jīng)RS鎖存器后，CTR=l，=1，74LS279處于工作狀態(tài)，4Q3Q2Q=101，經(jīng)74LS48譯碼后，顯示器顯示出“5”。此外，CTR=1，使74LSl48的端為高電平，74LSl48處于禁止工作狀態(tài)，封鎖了其它按鍵的輸入。當(dāng)按下的鍵松開(kāi)后，74LSl48的為高電平，但由于CTR維持高電平不變，所以74LSl48仍處于禁止工作狀態(tài)，其它按鍵的輸入信號(hào)不會(huì)被接收。這就保證了搶答者的優(yōu)先性以及搶答電路的準(zhǔn)確性。當(dāng)優(yōu)先搶答者回答完問(wèn)題后，由主持人操作控制開(kāi)關(guān)S，使搶答電路復(fù)位，以便進(jìn)行下一輪搶答。3.3 加減分程序設(shè)計(jì)加法 MOV R0,#DATA1 ;MOV R1,#DATA2 ;MOV R7,#N ;置字節(jié)數(shù)CLR C ;LOOP:MOV A,R0 ; ADDC A,R1; ; 求和 MOV R1,A; ; 存結(jié)果 INC R0; ; 修改指針 INC R1 ; DJNA R7,LOOP ;減法MOV R0 ,#DATA1 ;MOV R1,#DATA2 ;MOV R7,#N ;置字節(jié)數(shù)CLR C ;LOOP:MOV A,R0 ;SUBB A,R1 ;求差MOV R1,A ;存結(jié)果INC R0 ;修改指針I(yè)NC R1 ;DJNZ R7,LOOP ;3.4報(bào)警電路設(shè)計(jì)由555定時(shí)器和三極管構(gòu)成的報(bào)警電路如圖3-3所示。其中555構(gòu)成多諧振蕩器，振蕩頻率其輸出信號(hào)經(jīng)三極管推動(dòng)揚(yáng)聲器。PR為控制信號(hào)，當(dāng)PR為高電平時(shí)，多諧振蕩器工作，反之，電路停振。圖3-3 報(bào)警電路3.5搶答器程序流程圖圖3-4 程序流程圖 在計(jì)分電路的設(shè)計(jì)中,按照一般的設(shè)計(jì)原則,按一定數(shù)進(jìn)制進(jìn)行加減即可,但是隨著計(jì)數(shù)數(shù)