觸發(fā)器與時(shí)序邏輯電路.ppt

第8章 觸發(fā)器與時(shí)序邏輯電路,主要內(nèi)容： 8.1 雙穩(wěn)態(tài)觸發(fā)器 8.2 寄存器 8.3 計(jì)數(shù)器 8.4 555定時(shí)器,目的和要求： 1 掌握雙穩(wěn)態(tài)觸發(fā)器的原理和分析； 2 重點(diǎn)掌握RS觸發(fā)器、D觸發(fā)器和JK觸發(fā)器的原理和應(yīng)用； 3 掌握數(shù)碼寄存器、移位寄存器的原理和應(yīng)用； 4 重點(diǎn)掌握二進(jìn)制/十進(jìn)制計(jì)數(shù)器原理及其應(yīng)用； 5 掌握N進(jìn)制計(jì)數(shù)器原理及其應(yīng)用； 6 重點(diǎn)掌握555定時(shí)器的原理和應(yīng)用；,觸發(fā)器是構(gòu)成時(shí)序邏輯電路的基本邏輯部件。 它有兩個(gè)穩(wěn)定的狀態(tài)：0狀態(tài)和1狀態(tài)； 在不同的輸入情況下，它可以被置成0狀態(tài)或1狀態(tài)； 當(dāng)輸入信號(hào)消失后，所置成的狀態(tài)能夠保持不變。,所以，觸發(fā)器可以記憶1位二值信號(hào)。根據(jù)邏輯功能的不同，觸發(fā)器可以分為RS觸發(fā)器、D觸發(fā)器、JK觸發(fā)器、T和T觸發(fā)器；按照結(jié)構(gòu)形式的不同，又可分為基本RS觸發(fā)器、同步觸發(fā)器、主從觸發(fā)器和邊沿觸發(fā)器。,8.1 雙穩(wěn)態(tài)觸發(fā)器,8.1.1 RS觸發(fā)器,電路組成和邏輯符號(hào),信號(hào)輸入端，低電平有效。,1、基本RS觸發(fā)器,工作原理,1,0,0,1,0 1,0,0,1,1,0,1 0,1,1,1,1,0,1 1,不變,1,0,0,0,1,1,0 0,不定,？,功能表,基本RS觸發(fā)器的特點(diǎn),（1）觸發(fā)器的次態(tài)不僅與輸入信號(hào)狀態(tài)有關(guān)，而且與觸發(fā)器原來的狀態(tài)有關(guān)。 （2）電路具有兩個(gè)穩(wěn)定狀態(tài)，在無外來觸發(fā)信號(hào)作用時(shí)，電路將保持原狀態(tài)不變。 （3）在外加觸發(fā)信號(hào)有效時(shí)，電路可以觸發(fā)翻轉(zhuǎn)，實(shí)現(xiàn)置0或置1。 （4）在穩(wěn)定狀態(tài)下兩個(gè)輸出端的狀態(tài)和必須是互補(bǔ)關(guān)系，即有約束條件。,C0時(shí)，觸發(fā)器保持原來狀態(tài)不變。,C1時(shí)，工作情況與基本RS觸發(fā)器相同。,2、同步RS觸發(fā)器,功能表,在數(shù)字電路中，凡根據(jù)輸入信號(hào)R、S情況的不同，具有置0、置1和保持功能的電路，都稱為RS觸發(fā)器。,主要特點(diǎn),波形圖,（1）時(shí)鐘電平控制。在CP1期間接收輸入信號(hào)，CP0時(shí)狀態(tài)保持不變，與基本RS觸發(fā)器相比，對(duì)觸發(fā)器狀態(tài)的轉(zhuǎn)變?cè)黾恿藭r(shí)間控制。 （2）R、S之間有約束。不能允許出現(xiàn)R和S同時(shí)為1的情況，否則會(huì)使觸發(fā)器處于不確定的狀態(tài)。,不變,不變,不變,不定,置1,置0,置1,3、計(jì)數(shù)式RS觸發(fā)器,8.1.2 D觸發(fā)器,1、同步D觸發(fā)器,C=0時(shí)觸發(fā)器狀態(tài)保持不變。C=1時(shí)，根據(jù)同步RS觸發(fā)器的邏輯功能可知，如果D=0，則R=1，S=0，觸發(fā)器置0；如果D=1，則R=0，S=1，觸發(fā)器置1。,波形圖,在數(shù)字電路中，凡在CP時(shí)鐘脈沖控制下，根據(jù)輸入信號(hào)D情況的不同，具有置0、置1功能的電路，都稱為D觸發(fā)器。,CP=1期間有效,2、維持阻塞D觸發(fā)器,（1）D=0。當(dāng)C=0時(shí)，G3、G4和G6的輸出均為1，G5輸出為0，觸發(fā)器的狀態(tài)不變。當(dāng)C從0上跳為1，即C=1時(shí)，G3、G5和G6的輸出不變，G4輸出由1變?yōu)?，使觸發(fā)器置0。 （2） D=1。當(dāng)C=0時(shí)，G3和G4的輸出為1，G6的輸出為0，G5的輸出為1，觸發(fā)器的狀態(tài)不變。當(dāng)C=1時(shí)，G3的輸出由1變?yōu)?，使觸發(fā)器置1。,維持阻塞D觸發(fā)器具有在時(shí)鐘脈沖上升沿觸發(fā)的持點(diǎn)，其邏輯功能為：輸出端Q的狀態(tài)隨著輸入端D的狀態(tài)而變化，但總比輸入端狀態(tài)的變化晚一步，即某個(gè)時(shí)鐘脈沖來到之后Q的狀態(tài)和該脈沖來到之前D的狀態(tài)一樣。即有：,邏輯符號(hào),波形圖,Qn+1=D C上升沿時(shí)刻有效,8.1.3 主從JK觸發(fā)器,工作原理,0,1,0,1,邏輯功能分析,（1）J=0、K=0。設(shè)觸發(fā)器的初始狀態(tài)為0，此時(shí)主觸發(fā)器的R1=0、S1=0 ，在C=1時(shí)主觸發(fā)器保持0狀態(tài)不變；當(dāng)C從1變0時(shí)，由于從觸發(fā)器的R2=1、S2=0，也保持為0狀態(tài)不變。如果觸發(fā)器的初始狀態(tài)為1，當(dāng)C從1變0時(shí)，觸發(fā)器則保持1狀態(tài)不變?？梢姴徽撚|發(fā)器原來的狀態(tài)如何，當(dāng)J=K=0時(shí)，觸發(fā)器的狀態(tài)均保持不變。,（2）J=0、K=1。設(shè)觸發(fā)器的初始狀態(tài)為0，此時(shí)主觸發(fā)器的R1=0、S1=0 ，在C=1時(shí)主觸發(fā)器保持0狀態(tài)不變；當(dāng)C從1變0時(shí)，由于從觸發(fā)器的R2=1、S2=0，也保持為0狀態(tài)不變。如果觸發(fā)器的初始狀態(tài)為1，則由于R1=1、S1=0，在C=1時(shí)將主觸發(fā)器翻轉(zhuǎn)為0狀態(tài)；當(dāng)C從1變0時(shí)，從觸發(fā)器狀態(tài)也翻轉(zhuǎn)為0狀態(tài)。可見不論觸發(fā)器原來的狀態(tài)如何，當(dāng)J=0、K=1時(shí)，輸入時(shí)鐘脈沖C后，觸發(fā)器的狀態(tài)均為0狀態(tài)。,（3）J=1、K=0。設(shè)觸發(fā)器的初始狀態(tài)為0，此時(shí)主觸發(fā)器的R1=0、S1=1 ，在C=1時(shí)主觸發(fā)器翻轉(zhuǎn)為1狀態(tài)；當(dāng)C從1變0時(shí)，由于從觸發(fā)器的R2=0、S2=1，翻轉(zhuǎn)為1狀態(tài)。如果觸發(fā)器的初始狀態(tài)為1，則由于R1=0、S1=0，在C=1時(shí)主觸發(fā)器狀態(tài)保持1狀態(tài)不變；當(dāng)C從1變0時(shí)，由于從觸發(fā)器的R2=0、S2=1，從觸發(fā)器狀態(tài)也狀態(tài)保持1狀態(tài)不變?？梢姴徽撚|發(fā)器原來的狀態(tài)如何，當(dāng)J=1、K=0時(shí)，輸入時(shí)鐘脈沖C后，觸發(fā)器的狀態(tài)均為1狀態(tài)。,（4）J=1、K=1。設(shè)觸發(fā)器的初始狀態(tài)為0，此時(shí)主觸發(fā)器的R1=0、S1=1 ，在C=1時(shí)主觸發(fā)器翻轉(zhuǎn)為1狀態(tài)；當(dāng)C從1變0時(shí)，由于從觸發(fā)器的R2=0、S2=1，翻轉(zhuǎn)為1狀態(tài)。如果觸發(fā)器的初始狀態(tài)為1，則由于R1=1、S1=0，在C=1時(shí)將主觸發(fā)器翻轉(zhuǎn)為0狀態(tài)；當(dāng)C從1變0時(shí)，由于從觸發(fā)器的R2=1、S2=0，從觸發(fā)器狀態(tài)也翻轉(zhuǎn)為0狀態(tài)?？梢姴徽撚|發(fā)器原來的狀態(tài)如何，當(dāng)J=1、K=1時(shí)，輸入時(shí)鐘脈沖C后，觸發(fā)器的狀態(tài)必定與原來的狀態(tài)相反。由于每來一個(gè)時(shí)鐘脈沖C觸發(fā)器狀態(tài)翻轉(zhuǎn)一次，所以這種情況下的JK觸發(fā)器具有計(jì)數(shù)功能。,功能表,波形圖,8.1.4 觸發(fā)器邏輯功能的轉(zhuǎn)換,在雙穩(wěn)態(tài)觸發(fā)器中，除了RS觸發(fā)器和JK觸發(fā)器外，根據(jù)電路結(jié)構(gòu)和工作原理的不同，還有眾多具有不同邏輯功能的觸發(fā)器。根據(jù)實(shí)際需要，可將某種邏輯功能的觸發(fā)器經(jīng)過改接或附加一些門電路后，轉(zhuǎn)換為另一種邏輯功能的觸發(fā)器。,JK觸發(fā)器D觸發(fā)器,JK觸發(fā)器T觸發(fā)器,JK觸發(fā)器T觸發(fā)器,T觸發(fā)器的邏輯功能：每來一個(gè)時(shí)鐘脈沖翻轉(zhuǎn)一次。,D觸發(fā)器T觸發(fā)器,在數(shù)字電路中，用來存放二進(jìn)制數(shù)據(jù)或代碼的電路稱為寄存器。,寄存器是由具有存儲(chǔ)功能的觸發(fā)器組合起來構(gòu)成的。一個(gè)觸發(fā)器可以存儲(chǔ)1位二進(jìn)制代碼，存放n位二進(jìn)制代碼的寄存器，需用n個(gè)觸發(fā)器來構(gòu)成。,按照功能的不同，可將寄存器分為數(shù)碼寄存器和移位寄存器兩大類。數(shù)碼寄存器只能并行送入數(shù)據(jù)，需要時(shí)也只能并行輸出。移位寄存器中的數(shù)據(jù)可以在移位脈沖作用下依次逐位右移或左移，數(shù)據(jù)既可以并行輸入、并行輸出，也可以串行輸入、串行輸出，還可以并行輸入、串行輸出，串行輸入、并行輸出，十分靈活，用途也很廣。,8.2 寄存器,8.2.1 數(shù)碼寄存器,無論寄存器中原來的內(nèi)容是什么，只要送數(shù)控制時(shí)鐘脈沖CP上升沿到來，加在并行數(shù)據(jù)輸入端的數(shù)據(jù)D0D3，就立即被送入進(jìn)寄存器中，即有：,8.2.2 移位寄存器,1、4位右移移位寄存器,并行輸出,在存數(shù)操作之前，先用RD（負(fù)脈沖）將各個(gè)觸發(fā)器清零。當(dāng)出現(xiàn)第1個(gè)移位脈沖時(shí)，待存數(shù)碼的最高位和4個(gè)觸發(fā)器的數(shù)碼同時(shí)右移1位，即待存數(shù)碼的最高位存入Q0，而寄存器原來所存數(shù)碼的最高位從Q3輸出；出現(xiàn)第2個(gè)移位脈沖時(shí)，待存數(shù)碼的次高位和寄存器中的4位數(shù)碼又同時(shí)右移1位。依此類推，在4個(gè)移位脈沖作用下，寄存器中的4位數(shù)碼同時(shí)右移4次，待存的4位數(shù)碼便可存入寄存器。,2、4位左移移位寄存器,并行輸出,例 電路如圖所示。設(shè)電路的初始狀態(tài)為Q0Q1Q2=001 ，試畫出前8個(gè)時(shí)鐘脈沖C作用期間Q0、Q1、Q2的波形。,解 根據(jù)電路的接法和右移移位寄存器的邏輯功能，可列出圖示電路的邏輯狀態(tài)表。按照狀態(tài)表即可畫出Q0、Q1、Q2的波形。,例 電路如圖所示。設(shè)電路的初始狀態(tài)為Q0Q1Q2=000 ，試畫出前8個(gè)時(shí)鐘脈沖C作用期間Q0、Q1、Q2的波形。,電路的狀態(tài)表：,電路的波形圖：,3、 集成雙向移位寄存器74LS194,由74LS194構(gòu)成的能自啟動(dòng)的4位環(huán)形計(jì)數(shù)器,波形圖,8.3 計(jì)數(shù)器,能夠記憶輸入脈沖個(gè)數(shù)的電路稱為計(jì)數(shù)器。,計(jì)數(shù)器,二進(jìn)制計(jì)數(shù)器,十進(jìn)制計(jì)數(shù)器,N進(jìn)制計(jì)數(shù)器,加法計(jì)數(shù)器,同步計(jì)數(shù)器,異步計(jì)數(shù)器,減法計(jì)數(shù)器,可逆計(jì)數(shù)器,加法計(jì)數(shù)器,減法計(jì)數(shù)器,可逆計(jì)數(shù)器,二進(jìn)制計(jì)數(shù)器,十進(jìn)制計(jì)數(shù)器,N進(jìn)制計(jì)數(shù)器,8.3.1 二進(jìn)制計(jì)數(shù)器,1、異步二進(jìn)制計(jì)數(shù)器,3位異步二進(jìn)制加法計(jì)數(shù)器,由于3個(gè)觸發(fā)器都接成了T觸發(fā)器，所以最低位觸發(fā)器F0每來一個(gè)時(shí)鐘脈沖的下降沿（即C由1變0）時(shí)翻轉(zhuǎn)一次，而其他兩個(gè)觸發(fā)器都是在其相鄰低位觸發(fā)器的輸出端Q由1變0時(shí)翻轉(zhuǎn)，即F1在Q0由1變0時(shí)翻轉(zhuǎn)，F(xiàn)2在Q1由1變0時(shí)翻轉(zhuǎn)。,波形圖,F0每輸入一個(gè)時(shí)鐘脈沖翻轉(zhuǎn)一次。,F1在Q0由1變0時(shí)翻轉(zhuǎn)。,F2在Q1由1變0時(shí)翻轉(zhuǎn)。,二分頻,四分頻,八分頻,從狀態(tài)表或波形圖可以看出，從狀態(tài)000開始，每來一個(gè)計(jì)數(shù)脈沖，計(jì)數(shù)器中的數(shù)值便加1，輸入8個(gè)計(jì)數(shù)脈沖時(shí)，就計(jì)滿歸零，所以作為整體，該電路也可稱為八進(jìn)制計(jì)數(shù)器。 由于這種結(jié)構(gòu)計(jì)數(shù)器的時(shí)鐘脈沖不是同時(shí)加到各觸發(fā)器的時(shí)鐘端，而只加至最低位觸發(fā)器，其他各位觸發(fā)器則由相鄰低位觸發(fā)器的輸出Q來觸發(fā)翻轉(zhuǎn)，即用低位輸出推動(dòng)相鄰高位觸發(fā)器，3個(gè)觸發(fā)器的狀態(tài)只能依次翻轉(zhuǎn)，并不同步，這種結(jié)構(gòu)特點(diǎn)的計(jì)數(shù)器稱為異步計(jì)數(shù)器。異步計(jì)數(shù)器結(jié)構(gòu)簡單，但計(jì)數(shù)速度較慢。,狀態(tài)表,用上升沿觸發(fā)的D觸發(fā)器構(gòu)成的4位異步二進(jìn)制加法計(jì)數(shù)器及其波形圖,F0每輸入一個(gè)時(shí)鐘脈沖翻轉(zhuǎn)一次。 F1在Q0由1變0時(shí)翻轉(zhuǎn)， F2在Q1由1變0時(shí)翻轉(zhuǎn)， F3在Q2由1變0時(shí)翻轉(zhuǎn)。,3位異步二進(jìn)制減法計(jì)數(shù)器,F0每輸入一個(gè)時(shí)鐘脈沖翻轉(zhuǎn)一次， F1在Q0由1變0時(shí)翻轉(zhuǎn)， F2在Q1由1變0時(shí)翻轉(zhuǎn)。,2、同步二進(jìn)制計(jì)數(shù)器,3個(gè)JK觸發(fā)器都接成T觸發(fā)器,F0每輸入一個(gè)時(shí)鐘脈沖翻轉(zhuǎn)一次,F1在Q0=1時(shí)，在下一個(gè)C觸發(fā)沿到來時(shí)翻轉(zhuǎn)。,F2在Q0=Q1=1時(shí)，在下一個(gè)C觸發(fā)沿到來時(shí)翻轉(zhuǎn)。,8.3.2 十進(jìn)制計(jì)數(shù)器,選用4個(gè)C下降沿觸發(fā)的JK觸發(fā)器F0、F1、F2 、F3。,1、同步十進(jìn)制加法計(jì)數(shù)器,F0：每來一個(gè)計(jì)數(shù)脈沖C翻轉(zhuǎn)一次， 。,F2：在Q0 和Q1都為1時(shí)，再來一個(gè)計(jì)數(shù)脈沖才翻轉(zhuǎn)， 。,F3：在Q0、Q1和Q2都為1時(shí)，再來一個(gè)計(jì)數(shù)脈沖C才翻轉(zhuǎn)，但在第10個(gè)脈沖到來時(shí)Q3應(yīng)由1變?yōu)?，,F1：在Q0為1時(shí)，再來一個(gè)計(jì)數(shù)脈沖C才翻轉(zhuǎn)，但在Q3為1時(shí)不得翻轉(zhuǎn)， 、 。,驅(qū)動(dòng)方程：,2、異步十進(jìn)制加法計(jì)數(shù)器,8.3.3 N進(jìn)制計(jì)數(shù)器,1、由觸發(fā)器構(gòu)成N進(jìn)制計(jì)數(shù)器,由觸發(fā)器組成的N進(jìn)制計(jì)數(shù)器的一般分析方法是：對(duì)于同步計(jì)數(shù)器，由于計(jì)數(shù)脈沖同時(shí)接到每個(gè)觸發(fā)器的時(shí)鐘輸入端，因而觸發(fā)器的狀態(tài)是否翻轉(zhuǎn)只需由其驅(qū)動(dòng)方程判斷。而異步計(jì)數(shù)器中各觸發(fā)器的觸發(fā)脈沖不盡相同，所以觸發(fā)器的狀態(tài)是否翻轉(zhuǎn)除了考慮其驅(qū)動(dòng)方程外，還必須考慮其時(shí)鐘輸入端的觸發(fā)脈沖是否出現(xiàn)。,例：分析圖示計(jì)數(shù)器為幾進(jìn)制計(jì)數(shù)器。,列狀態(tài)表的過程如下：首先假設(shè)計(jì)數(shù)器的初始狀態(tài)，如000，并依此根據(jù)驅(qū)動(dòng)方程確定J、K的值，然后根據(jù)J、K的值確定在計(jì)數(shù)脈沖C觸發(fā)下各觸發(fā)器的狀態(tài)。在第1個(gè)計(jì)數(shù)脈沖C觸發(fā)下各觸發(fā)器的狀態(tài)為001，按照上述步驟反復(fù)判斷，直到第5個(gè)計(jì)數(shù)脈沖C時(shí)，計(jì)數(shù)器的狀態(tài)又回到初始狀態(tài)000。即每來5個(gè)計(jì)數(shù)脈沖計(jì)數(shù)器狀態(tài)重復(fù)一次，所以該計(jì)數(shù)器為五進(jìn)制計(jì)數(shù)器。,例：分析圖示計(jì)數(shù)器為幾進(jìn)制計(jì)數(shù)器。,列異步計(jì)數(shù)器狀態(tài)表與同步計(jì)數(shù)器不同之處在于：決定觸發(fā)器的狀態(tài)，除了要看其J、K的值，還要看其時(shí)鐘輸入端是否出現(xiàn)觸發(fā)脈沖下降沿。從狀態(tài)表可以看出該計(jì)數(shù)器也是五進(jìn)制計(jì)數(shù)器。,2、由集成計(jì)數(shù)器構(gòu)成N進(jìn)制計(jì)數(shù)器,4位集成同步二進(jìn)制加法計(jì)數(shù)器74LS161,用集成計(jì)數(shù)器構(gòu)成N進(jìn)制計(jì)數(shù)器的方法：利用清零端或置數(shù)端，讓電路跳過某些狀態(tài)來獲得N進(jìn)制計(jì)數(shù)器。,用74LS161構(gòu)成十二進(jìn)制計(jì)數(shù)器,將狀態(tài)1100 反饋到清 零端歸零,將狀態(tài)1011 反饋到清 零端歸零,用異步歸零構(gòu)成十二進(jìn)制計(jì)數(shù)器，存在一個(gè)極短暫的過渡狀態(tài)1100。十二進(jìn)制計(jì)數(shù)器從狀態(tài)0000開始計(jì)數(shù)，計(jì)到狀態(tài)1011時(shí)，再來一個(gè)計(jì)數(shù)脈沖C ，電路應(yīng)該立即歸零。然而用異步歸零法所得到的十二進(jìn)制計(jì)數(shù)器，不是立即歸零，而是先轉(zhuǎn)換到狀態(tài)1100，借助1100的譯碼使電路歸零，隨后變?yōu)槌跏紶顟B(tài)0000。,高位片計(jì)數(shù)到3（0011）時(shí)，低位片所計(jì)數(shù)為163=48，之后低位片繼續(xù)計(jì)數(shù)到12（1100），與非門輸出0，將兩片計(jì)數(shù)器同時(shí)清零。,1616=256,用74LS161構(gòu)成256進(jìn)制和60進(jìn)制計(jì)數(shù)器,用74LS161構(gòu)成8421碼60進(jìn)制和24進(jìn)制計(jì)數(shù)器,集成異步十進(jìn)制計(jì)數(shù)器74LS90,異步計(jì)數(shù)器一般沒有專門的進(jìn)位信號(hào)輸出端，通?？梢杂帽炯?jí)的高位輸出信號(hào)驅(qū)動(dòng)下一級(jí)計(jì)數(shù)器計(jì)數(shù)，即采用串行進(jìn)位方式來擴(kuò)展容量。,100進(jìn)制計(jì)數(shù)器,用74LS90構(gòu)成N進(jìn)制計(jì)數(shù)器,60進(jìn)制計(jì)數(shù)器,64進(jìn)制計(jì)數(shù)器,8.4 555定時(shí)器,8.4.1 555定時(shí)器的結(jié)構(gòu)和工作原理,低電平 觸發(fā)端,高電平 觸發(fā)端,電壓 控制端,復(fù)位端 低電平有效,放電端,4.516V,0,0,1,2UCC/3,UCC/3,0,0,1,1,2UCC/3,UCC/3,1,0,0,1,1,1,2UCC/3,UCC/3,1,1,0,0,8.4.2 555定時(shí)器的應(yīng)用,1、由555定時(shí)器構(gòu)成單穩(wěn)態(tài)觸發(fā)器,單穩(wěn)態(tài)觸發(fā)器的應(yīng)用,延遲與定時(shí),整形,2、由555定時(shí)器構(gòu)成無穩(wěn)態(tài)觸發(fā)器,接通UCC后，UCC經(jīng)R1和R2對(duì)C充電。當(dāng)uc上升到2UCC/3時(shí)，uo=0，V導(dǎo)通，C通過R2和T放電，uc下降。當(dāng)uc下降到UCC/3時(shí)，uo又由0變?yōu)?，V截止，UCC又經(jīng)R1和R2對(duì)C充電。如此重復(fù)上述過程，在輸出端uo產(chǎn)生了連續(xù)的矩形脈沖。,無穩(wěn)態(tài)觸發(fā)器的應(yīng)用： 模擬聲響電路,將振蕩器的輸出電壓uo1，接到振蕩器中555定時(shí)器的復(fù)位端（4腳），當(dāng)uo1為高電平時(shí)振蕩器振蕩，為低電平時(shí)555定時(shí)器復(fù)位，振蕩器停止震蕩。,3、由555定時(shí)器構(gòu)成施密特觸發(fā)器,施密特觸發(fā)器的應(yīng)用,本章小結(jié),(1)雙穩(wěn)態(tài)觸發(fā)器是數(shù)字電路的極其重要的基本單元，它有兩個(gè)穩(wěn)定狀態(tài)，在外界信號(hào)作用下，可以從一個(gè)穩(wěn)態(tài)轉(zhuǎn)變?yōu)榱硪粋€(gè)穩(wěn)態(tài)；無外界信號(hào)作用時(shí)狀態(tài)保持不變。因此，雙穩(wěn)態(tài)觸發(fā)器可以作為二進(jìn)制存儲(chǔ)單元使用。各種不同雙穩(wěn)態(tài)觸發(fā)器的邏輯功能為： 基本RS觸發(fā)器： RS=00時(shí)不定、01時(shí)置0、10時(shí)置L 11時(shí)保持，R、S直接控制。 同步RS觸發(fā)器： RS=00時(shí)時(shí)保持01時(shí)置1、10時(shí)置0、11時(shí)不定，C=1時(shí)有效。 主從JK觸發(fā)器： JK=00時(shí)保持、01時(shí)置0、10時(shí)置1、11時(shí)翻轉(zhuǎn)，時(shí)鐘脈沖C的觸發(fā)沿到來時(shí)刻有效。 D觸發(fā)器：D=0時(shí)置0、D=1時(shí)置1，時(shí)鐘脈沖C的觸發(fā)沿到來時(shí)刻有效。 T觸發(fā)器：T=0時(shí)保持、T=1時(shí)翻轉(zhuǎn)，時(shí)鐘脈沖C的觸發(fā)沿到來時(shí)刻有效。