《電子電路分析與實(shí)踐》課件-時(shí)序邏輯電路概述_第1頁
《電子電路分析與實(shí)踐》課件-時(shí)序邏輯電路概述_第2頁
《電子電路分析與實(shí)踐》課件-時(shí)序邏輯電路概述_第3頁
《電子電路分析與實(shí)踐》課件-時(shí)序邏輯電路概述_第4頁
《電子電路分析與實(shí)踐》課件-時(shí)序邏輯電路概述_第5頁
已閱讀5頁，還剩6頁未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

電子電路分析與實(shí)踐時(shí)序邏輯電路概述張家口職業(yè)技術(shù)學(xué)院《電子電路分析與實(shí)踐》教學(xué)團(tuán)隊(duì)一、時(shí)序邏輯電路的特點(diǎn)功能上：任一時(shí)刻的輸出不僅取決于該時(shí)刻的輸入，還與電路原來的狀態(tài)有關(guān)。例：串行加法器，兩個(gè)多位數(shù)從低位到高位逐位相加2.電路結(jié)構(gòu)上包含存儲(chǔ)電路和組合電路存儲(chǔ)器狀態(tài)和輸入變量共同決定輸出時(shí)序邏輯電路概述時(shí)序電路的一般結(jié)構(gòu)形式與功能描述方法時(shí)序邏輯電路概述可以用三個(gè)方程組來描述：時(shí)序邏輯電路概述1.同步時(shí)序電路與異步時(shí)序電路同步：存儲(chǔ)電路中所有觸發(fā)器的時(shí)鐘使用統(tǒng)一的clk,狀態(tài)變化發(fā)生在同一時(shí)刻。異步：沒有統(tǒng)一的clk,觸發(fā)器狀態(tài)的變化有先有后。時(shí)序電路的分類分析：找出給定時(shí)序電路的邏輯功能即找出在輸入和CLK作用下，電路的次態(tài)和輸出。一般步驟：從給定電路寫出存儲(chǔ)電路中每個(gè)觸發(fā)器的驅(qū)動(dòng)方程（輸入的邏輯式），得到整個(gè)電路的驅(qū)動(dòng)方程。將驅(qū)動(dòng)方程代入觸發(fā)器的特性方程，得到狀態(tài)方程。從給定電路寫出輸出方程。時(shí)序電路的分析方法例時(shí)序電路的分析方法一、狀態(tài)轉(zhuǎn)換表二、狀態(tài)轉(zhuǎn)換圖三、時(shí)序圖謝謝觀看張家口

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論