項目十時序邏輯電路課件

項目十時序邏輯電路教學導航知識重點：1.各種觸發(fā)器的功能；

2.邊沿觸發(fā)的概念；知識難點：1.移位寄存器，寄存數(shù)碼原理；

2.同步計數(shù)器原理；

3.集成十進制計數(shù)器改進成其他進制的方法；教學導航必須掌握的理論知識：1.各種觸發(fā)器表示符號及功能；

2.寄存器功能及二種寄存器寄存數(shù)碼原理；

3.計數(shù)器功能及兩種計數(shù)器計數(shù)原理；

4.集成十進制計數(shù)器改制成其他進制計數(shù)器方法；必須掌握的技能：1.會分析觸發(fā)器、寄存器、計數(shù)器的應用電路；

2.認識集成單元管腳；掌握電子電路焊接及組裝方法，會正確操作及調試、排出建議故障；主要內容10.1觸發(fā)器10.2寄存器和移位寄存器10.3計數(shù)器10.1觸發(fā)器RS觸發(fā)器基本RS觸發(fā)器同步RS觸發(fā)器JK觸發(fā)器D觸發(fā)器T觸發(fā)器引言

前面我們學習的是組合邏輯電路，在數(shù)字電路系統(tǒng)中還有另外一類電路，稱為時序邏輯電路，這種電路在電路結構上有反饋環(huán)節(jié)，在電路功能上具有記憶功能，常見的有計數(shù)器和寄存器。而觸發(fā)器是時序邏輯電路的基本單元，本項目將學習各種觸發(fā)器以及由它們組成的時序邏輯電路。觸發(fā)器是時序邏輯電路的基本單元，它可以存儲記憶一位二進制數(shù)碼，在其電路結構中，有從輸出端返回輸入端的反饋線，從而使它的輸出狀態(tài)既與外部輸入信號有關，又與電路原輸出狀態(tài)有關，具有記憶功能，其工作特點為：（1）有兩個鎖定的狀態(tài)“0”和“1”（2）在適當信號作用下，兩種鎖定狀態(tài)可以相互轉換（3）輸入信號消失后，能將獲得的新狀態(tài)保存下來。觸發(fā)器種類很多，基本RS觸發(fā)器是最基本的一種。10.1.1RS觸發(fā)器1、基本RS觸發(fā)器圖10-1基本觸發(fā)器及其圖形符號1）電路組成和邏輯符號基本RS觸發(fā)器有兩個輸入端，兩個輸出端Q,.Q,的有效狀態(tài)總是相反，即Q=0,=1,Q=1,=0,用于存儲或者記憶一位二進制碼。2）邏輯功能當=0,=1時，G1門無論其另一輸入是什么，其輸出為=1，使G2門兩輸入全為“1”，Q=0

當=1,=0時，G2門無論其另一輸入是什么，其輸出為Q=1，使G1門兩輸入全為“1”，=0當==1時,若觸發(fā)器原始狀態(tài)Q=0，=1，觸發(fā)器輸出狀態(tài)與原狀態(tài)相同，稱為保持原態(tài)；若觸發(fā)器原始狀態(tài)為Q=1,=0,也可得出相同結論。當==0時，無論觸發(fā)器原狀態(tài)為何，其輸出Q==1，輸出狀態(tài)無效。輸入輸出功能

（原狀態(tài)）

（新狀態(tài)）010100置0100111置1110101保持原態(tài)000111不使用觸發(fā)器邏輯功能可用簡化真值表表示1、由簡化真值表看出基本RS觸發(fā)器的置0，置1功能，是在為0和為0時觸發(fā)而成，這稱為低電平有效，所以兩輸入端用表示，而且在邏輯符號中，輸入輸出靠近方框處畫兩個圓圈。輸出端帶小圓圈的表示，無圓圈的代表Q端。提示！2、==0時是不可用狀態(tài)，有兩個原因首先當==0時，Q==1是無效狀態(tài)，另外當輸入信號撤銷時，相當于==1時，由于和一般不會同時撤銷，若先撤銷，則Q=1，=1,而先撤銷，則Q=0，=1，由此看出，觸發(fā)器的輸出狀態(tài)難以確定，即使和同時撤銷，由于一些偶然因素，兩個與非門哪個先開啟有一定的偶然性，也使觸發(fā)器輸出狀態(tài)不能確定，故當==0時，是不可用狀態(tài)，禁止使用。

例10-1

基本RS觸發(fā)器的初始狀態(tài)是0（Q=0=1，），當和段的波形如圖所示時，對應畫出Q，的波形。2、同步RS觸發(fā)器

時序邏輯電路往往是由多個觸發(fā)器組成的，要求各觸發(fā)器按統(tǒng)一節(jié)拍動作，同步RS觸發(fā)器是在基本RS觸發(fā)器基礎上引入一個時鐘脈沖信號，以實現(xiàn)同步控制，時鐘脈沖信號用CP表示。1）電路組成與邏輯符號同步RS觸發(fā)器實際上是由基本RS觸發(fā)器和兩個控制與非門構成，兩控制門的輸出相當于基本RS觸發(fā)器的兩個輸入端。輸入輸出功能CP(時鐘脈沖)RS

（原狀態(tài)）

（新狀態(tài)）0XX0101保持1010111置11100100置01000101保持1110111不使用功能表如下圖：當CP=0時，無論R,S為何種狀態(tài)，G3和G4門的輸出均為“1”，觸發(fā)器的狀態(tài)為保持原態(tài)。當CP=1時，G3和G4門輸出取決于輸入信號R和S。當R,S取不同信號時，觸發(fā)器有不同功能。同步RS觸發(fā)器中和稱為直接置位端，稱為直接置0端。當=0時，觸發(fā)器將直接置0，或者直接復位，為直接置“1”端，當=0時，觸發(fā)器被直接置“1”，它們用于給觸發(fā)器預先設定某一狀態(tài)，或在時鐘脈沖工作過程中，不受時鐘脈沖CP控制，直接使觸發(fā)器置“0”或者“1”，所以又稱為異步復位端。提示！

例10-2

根據(jù)圖示給出的時鐘脈沖CP和R、S端輸入波形，畫出同步RS觸發(fā)器Q和端的波形。設觸發(fā)器的初始狀態(tài)為“0”10.1.2其它觸發(fā)器

在基本RS觸發(fā)器和同步RS觸發(fā)器的基礎上增加一些門電路和連線，可以構成其它幾種類型觸發(fā)器，并且大都采用邊沿觸發(fā)。前面所學觸發(fā)器在CP=1期間內，如果輸入信號變化均可使觸發(fā)器輸出隨之變化，這稱為電平觸發(fā)，這種觸發(fā)方式的缺點在于觸發(fā)期間輸出狀態(tài)容易受干擾信號影響，為避免這個問題的發(fā)生，采用邊沿觸發(fā)，即在CP上升沿或下降沿瞬時觸發(fā)，大大提高觸發(fā)器抗干擾能力。1）JK觸發(fā)器2）D觸發(fā)器3）T觸發(fā)器觸發(fā)器邏輯符號以及功能見表10-3觸發(fā)器名稱邏輯符號邏輯功能JK觸發(fā)器CPJK功能↓00保持↓010置0↓101置1↓11翻轉D觸發(fā)器CPD功能↑00置0↑11置1T觸發(fā)器CPT功能↓00保持↓1翻轉1.上述各種觸發(fā)器除在CP上升沿或下降沿觸發(fā)外，在CP其它時刻均為保持原態(tài)2.JK觸發(fā)器具備了新的功能，當J=K=0時，輸出狀態(tài)每來一個CP脈沖，輸出就翻轉為原來相反的狀態(tài)，這可以用來記錄時鐘脈沖個數(shù)，此即為觸發(fā)器的計數(shù)功能。3、直接置位端、的作用與基本RS觸發(fā)器相同提示！例10-.3

據(jù)圖10-5給出的CP和JK輸入信號，畫出下降沿觸發(fā)JK觸發(fā)器Q端波形，設Q初態(tài)為0例10-4

據(jù)圖10-6給出CP和D端輸入波形，畫出上升沿觸發(fā)D觸發(fā)器Q端波形，設Q初態(tài)為0

例10-5

據(jù)圖10-7給出CP和T觸發(fā)器輸入波形畫出下降沿觸發(fā)T觸發(fā)器Q端波形，設Q初態(tài)為010.1.3集成觸發(fā)器

像集成門電路一樣，觸發(fā)器也有TTL和CMOS兩種，如圖10-8為集成邊沿D觸發(fā)器74HC74的外引腳圖，其中包含2個功能完全相同的D觸發(fā)器，它們的邏輯功能與前述D觸發(fā)器完全一樣，在此不再贅述。10.2寄存器和移位寄存器數(shù)碼寄存器移位寄存器單向移位寄存器雙向移位寄存器

以觸發(fā)器為基本單元配合其他邏輯部件構成的數(shù)字電路，稱為時序邏輯電路。寄存器是其中一種。寄存器是用來存放數(shù)據(jù)的邏輯部件，數(shù)字系統(tǒng)中常常將數(shù)碼、運算結果或指令信號暫時存放起來，再根據(jù)需要進行處理或運算，觸發(fā)器可以用來保存或者存放一位二進制碼。若要存放N位二進制碼，需用N個觸發(fā)器，寄存器按有無移位功能分為數(shù)碼寄存器和移位寄存器。10.2.1數(shù)碼寄存器

用來存放二進制數(shù)碼的寄存器稱為數(shù)碼寄存器，圖10-9是由D觸發(fā)器構成的四位數(shù)碼寄存器的邏輯電路圖，D0-D3為四位數(shù)碼寄存器的輸入端，Q0-Q3為四位輸出端。此外，每個觸發(fā)器中的直接復位端連在一起作為清零端，各觸發(fā)器的時鐘脈沖端也連在一起，作為接受數(shù)碼的控制端，使各觸發(fā)器同步動作。該電路工作原理如下：1.清零使=0.這時輸出為Q3、Q2、Q1、Q0均為0，然后使=1.輸出保持0不變。2.接收數(shù)碼，當CP上升沿到來，據(jù)D觸發(fā)器功能各觸發(fā)器輸出與輸入端信號相同，寄存器輸出就是各D端輸入信號。比如，若“D3”“D2”“D1”“D0”=“1”“0”“0”“1”則輸出端“Q3”“Q2”“Q1”“Q0”=“1”“0”“1”“1”.若CP上升沿消失，則四位數(shù)碼就存放在寄存器中。該寄存器為四位數(shù)碼同時輸入，四位數(shù)碼同時輸出，這種方法稱為并行輸入，并行輸出。10.2.2移位寄存器

1、單向移位寄存器

在存放數(shù)碼時，在CP脈沖作用下，采用逐位向左或向右寄存數(shù)據(jù)的寄存器稱為移位寄存器。分為單向移位寄存器和雙向移位寄存器。在移位脈沖作用下，所存數(shù)碼只能向某一方向（左或右）移動的寄存器叫單向移位寄存器。1）清零即設=0，使輸出Q3Q2Q1Q0=0000，然后=1，各輸出端保持0。2）寄存器寄存數(shù)據(jù)在第一個CP上升沿到來之前FF0觸發(fā)器輸入D0=1，其余三個觸發(fā)器輸入均為剛才保持的數(shù)據(jù)D1=Q0=0,D2=Q1=0,D3=Q2=0,當?shù)谝粋€CP上升沿過去后，四位輸出為Q3Q2Q1Q0=0001；在第二個CP上升沿到來之前，F(xiàn)F0觸發(fā)器輸入D0=0，其余三個觸發(fā)器輸入分別為D1=Q0=1,D2=Q1=0,D3=Q2=0，當?shù)诙€CP上升沿過去后，四位輸出為Q3Q2Q1Q0=0010，以此類推，最后，當?shù)谒膫€CP上升沿過去后，四位輸出為Q3Q2Q1Q0=1011。其工作過程可由下表直觀體現(xiàn)出來

上面寄存器也可以改成左移寄存器，只要輸入數(shù)據(jù)從最高位觸發(fā)器輸入，輸出數(shù)據(jù)從最低位觸發(fā)器輸出即可。提示！2、雙向移位寄存器雙向移位寄存器同時具有左移與右移功能，它除了左移和右移兩個串行輸入端外，還應有左移、右移控制端，用以控制它完成左移或右移操作。集成74LS194雙向移位寄存器管腳圖如圖

功能輸入輸出清零控制信號串行輸入時鐘并行輸入清零0XXXXXXXXX0000保持1XXXX0XXXX送數(shù)111XX↑保持100XX↑XXXX右移1011X↑XXXX11010X↑XXXX

0左移110X1↑XXXX

1110X0↑XXXX

0集成雙向移位寄存器74LS194的功能表據(jù)表10-574LS194集成觸發(fā)器共有哪些功能？思考？10.3計數(shù)器異步二進制加法計算器同步二進制加法計算器集成計數(shù)器

計數(shù)器是一種由觸發(fā)器和門電路組成的時序電路，應用非常廣泛，在所有數(shù)字系統(tǒng)中幾乎都要用到計數(shù)器，它可以用來統(tǒng)計輸入脈沖的個數(shù)，即計數(shù)。分頻、定時或者數(shù)字運算。計數(shù)器按不同分類方法可分為：（1）按進位制不同：計數(shù)器可分為二進制計數(shù)器、十進制計數(shù)器、N進制計數(shù)器（2）按計數(shù)變化趨勢是增加還是減少分為：加法計數(shù)器、減法計數(shù)器（3）按各觸發(fā)器的時鐘脈沖引入方式：分為異步計數(shù)器和同步計數(shù)器10.3.1異步二進制加法計數(shù)器

由JK觸發(fā)器構成的異步二進制加法計數(shù)器邏輯圖如圖10-121.電路特征四個觸發(fā)器除第0號外接時鐘脈沖以外,其余三個觸發(fā)器的時鐘脈沖輸入端均為前級觸發(fā)器的Q端輸出，由于同一瞬間各觸發(fā)器Q端輸出不可能一致，因而四個觸發(fā)器的動作時刻不相同，即“異步”名稱的由來。端為清零端，由于各觸發(fā)器J=K=1,則每個觸發(fā)器均為“翻轉”功能。2.計數(shù)原理下面波形圖可體現(xiàn)該計數(shù)器的計數(shù)原理由波形圖可以看出，每當一個CP脈沖下降沿過后，計數(shù)器輸出端體現(xiàn)脈沖個數(shù)，例如，當?shù)谒膫€脈沖下降沿過后，輸出端輸出=0100即對應十進制數(shù)“4”。1、由波形圖可以看出，該四位計數(shù)器當輸入第16個時鐘脈沖后，輸出回到原來初始狀態(tài)，Q3Q2Q1Q0=0000，其計數(shù)器容量為（24-1），若計數(shù)器由N個觸發(fā)器構成，則其計數(shù)容量為（2N-1）,稱為模數(shù)為2N的計數(shù)器。2、波形圖表明，各觸發(fā)器輸出波形頻率均小于時鐘脈沖頻率，且為整數(shù)倍關系，此即計數(shù)器的分頻作用。例如，Q1端輸出波形頻率為時鐘脈沖的1/4，稱為四分頻器。3、異步計數(shù)器后階要保持前階翻轉后才能翻轉，所以計數(shù)速度較慢，這是異步計數(shù)器不足之處。提示！若在邏輯圖中將低位觸發(fā)器的端接高位觸發(fā)器的時鐘脈沖端，則計數(shù)器將按減法進行計數(shù)，你能考慮出其計數(shù)方式嗎？思考？10.3.2同步十進制加法計數(shù)器

二進制計數(shù)器電路簡單，計數(shù)原理簡單易于掌握，但在日常生活中人們習慣使用十進制計數(shù)，所以在數(shù)字系統(tǒng)中，大多數(shù)采用十進制計數(shù)。在十進制計數(shù)時，采用二進制數(shù)表示十進制數(shù)，即二—十進制，常用8421BCD碼。圖10-11為JK觸發(fā)器組成的同步十進制加法計數(shù)器.1、電路特征各觸發(fā)器時鐘信號為相同的時鐘脈沖信號，所以，各觸發(fā)器在同一瞬間的動作，此即“同步”含義。各觸發(fā)器輸入信號為：FF0觸發(fā)器:FF1觸發(fā)器:FF2觸發(fā)器:FF3觸發(fā)器:進位信號2.計數(shù)原理

根據(jù)每個觸發(fā)器在時鐘脈沖下降沿過后的輸出狀態(tài)，計算出各觸發(fā)器輸入信號狀態(tài)，可分析出該計數(shù)器計數(shù)過程如表所示：

CPJ0K0J1K1J2K2J3K3Q3Q2Q1Q0進位信號C1↓2↓3↓4↓5↓6↓7↓8↓9↓10↓1111111111111111111100110011001100110001000000110000001100000000000100010011000100010010001101000101011001111000100100000000000010

由上表可以看出第十個脈沖過后，輸出狀態(tài)回到初始狀態(tài)0000，第11個脈沖到來，計數(shù)器又從0開始計數(shù)，直至第20個脈沖過后，又完成一個計數(shù)循環(huán)，在每一個循環(huán)開始之前發(fā)出一個進位信號。所以是十進制計數(shù)。提示！10.3.3集成計數(shù)器

隨著電子工藝技術發(fā)展，人們已制作出了集成計數(shù)器，有很多型號的集成計數(shù)器可供人們直接選用，也可以根據(jù)自己需要將現(xiàn)有集成計數(shù)器改成任意進制計數(shù)器，比如，可用74LS160，同步十進制規(guī)模計數(shù)器改成其它進制計數(shù)器，既可改制成高于十進制的也可改成低于十進制的計數(shù)器。74LS160集成計數(shù)器的管腳排列圖其功能如表所示

為清零端，當=0時，輸出為