【MOOC】《數字電子技術基礎》(北京交通大學)章節(jié)中國大學慕課答案

【MOOC】《數字電子技術基礎》(北京交通大學)章節(jié)中國大學慕課答案第1章數字邏輯系統(tǒng)第1章測驗1.單選題：

選項：

A、×、m、×、×、×、M

B、×、×、m、×、×、M

C、×、M、m、×、×、×

D、×、m、×、×、M、×

答案：【×、m、×、×、M、×】2.單選題：信號A和0異或相當于門，信號A和1異或相當于門。（作答請以頓號“、”間隔）

選項：

A、與門、或門

B、緩沖門、非門

C、或門、非門

D、緩沖門、與門

答案：【緩沖門、非門】3.單選題：對于題圖1.2所示的波形,A、B為輸入，F(xiàn)為輸出，其反映的邏輯關系是

選項：

A、與非關系

B、異或關系

C、同或關系

D、或關系

E、無法判斷

答案：【異或關系】4.單選題：余3碼是碼，減3后是碼，然后加上后六種狀態(tài)是碼。

選項：

A、余3，8421，5421BCD

B、8421，有權，無權

C、循環(huán)，2421BCD，有權

D、無權，8421BCD，8421

答案：【無權，8421BCD，8421】5.單選題：

選項：

A、同或

B、與

C、或

D、異或

答案：【同或】6.單選題：卡諾圖中的邏輯相鄰或對稱相鄰具有碼特征，其數值不同只是在位上差位。

選項：

A、余3碼，2

B、8421碼，3

C、循環(huán)碼，2

D、格雷碼，1

答案：【格雷碼，1】7.單選題：某一邏輯函數真值確定后，下面描述該函數功能的方法中，具有唯一性的是。

選項：

A、邏輯函數的最簡與或式

B、邏輯函數的最小項之和表達式

C、邏輯函數的最簡或與式

D、邏輯函數的最大項之和表達式

答案：【邏輯函數的最小項之和表達式】8.單選題：已知邏輯函數F=A（B+DC），選出下列可以肯定使F=1的狀態(tài)是。

選項：

A、A=0，BC=0，D=0

B、A=0，BD=0，C=0

C、AB=1，C=0，D=0

D、AC=1，B=0

答案：【AB=1，C=0，D=0】9.單選題：

選項：

A、0，0，0

B、1，1，0

C、不唯一，0，1

D、如此運算邏輯概念錯誤，1，1

答案：【1，1，0】10.多選題：最小項ABCD的邏輯相鄰項是。

選項：

A、

B、

C、

D、

答案：【;;】11.多選題：在題圖1.7所示的卡諾圖中，化簡后的邏輯函數是

選項：

A、

B、

C、

D、

答案：【;】12.任意項和約束項有微小的區(qū)別，區(qū)別在于任意項值隨便，約束項值不允許。約束項和任意項統(tǒng)稱為。（作答請以頓號“、”間隔）

答案：【無關項】第1章作業(yè)1.

2.

3.

4.

以下答案應該把補碼和反碼反過來。5.請寫出一個“三人表決電路”的“與或”邏輯表達式，A、B、C中A有一票決定權。

6.

7.

第2章邏輯門電路第2章測驗1.單選題：TTL電路驅動CMOS電路，僅考慮。

選項：

A、電壓匹配

B、電流匹配

C、功率匹配

D、頻率匹配

答案：【電壓匹配】2.單選題：增加去耦合濾波電容為了消除，每一個芯片的電源與地之間接一個0.01uF~0.1uF的電容器濾除。

選項：

A、直流；正弦波

B、尖峰電流；開關噪聲

C、尖峰電流；直流

D、開關噪聲；直流

答案：【尖峰電流；開關噪聲】3.單選題：雙極型CMOS電路實現(xiàn)邏輯功能采用器件，驅動輸出級采用射極跟隨輸出電路。

選項：

A、NMOS；TTL

B、CMOS；混合

C、CMOS；TTL

D、TTL；混合

答案：【CMOS；TTL】4.單選題：雙極型TTL兩種載流子工作的電流控制器件在抗幅射能力方面比單極型CMOS一種載流子工作的電壓控制器件。因為射線輻射對濃度影響不大。

選項：

A、弱、多子

B、強、少子

C、弱、少子

D、強、多子

答案：【弱、多子】5.單選題：CMOS非門是由一個NMOS和一個PMOS組成，其柵極相連作為輸入，漏極相連作為輸出，NMOS源極需接電平，PMOS源極接電平。

選項：

A、高、低

B、高、高

C、低、高

D、低、低

答案：【低、高】6.單選題：TTL電路時間延遲的主要原因是由載流子的聚集和消散引起的，CMOS反相器產生傳輸延遲的主要原因是由于集成電路。

選項：

A、反相器

B、內部電阻和容性負載

C、電阻

D、電源

答案：【內部電阻和容性負載】7.單選題：ECL邏輯門電路電壓擺率為

選項：

A、0.8V

B、3.3V

C、5V

D、30V

答案：【0.8V】8.多選題：CMOS邏輯門有靜態(tài)功耗和動態(tài)功耗能之分

選項：

A、動態(tài)功耗是輸入信號和輸出信號以一定頻率切換時的功耗。

B、動態(tài)功耗是輸出高電平的時候；

C、動態(tài)功耗是輸出低電平的時候；

D、靜態(tài)功耗是輸出電平不變的時候。

答案：【動態(tài)功耗是輸入信號和輸出信號以一定頻率切換時的功耗。;靜態(tài)功耗是輸出電平不變的時候。】9.多選題：I2L的主要性能可選以下哪些？

選項：

A、抗干擾能力強；

B、功耗低；

C、結構簡單；

D、6次光刻，4次擴散。

答案：【功耗低；;結構簡單；】10.多選題：典型TTL非門中的T1什么時候處于倒置狀態(tài)？

選項：

A、輸入接高電平；

B、輸入接低電平；

C、前級輸出高電平。

D、前級輸出低電平。

答案：【輸入接高電平；;前級輸出高電平?！?1.多選題：由NMOS增強型管制成的有源負載。

選項：

A、柵極和電源連接在一起；

B、是兩端元件；

C、柵極和源極連接在一起；

D、是三端元件。

答案：【柵極和電源連接在一起；;是兩端元件；】12.單選題：CMOS的基本單元是CMOS反相器和CMOS傳輸門。

選項：

A、正確

B、錯誤

答案：【正確】第2章作業(yè)1.

2.

3.

4.如果晶體管基極-射極輸入是理想的矩形波，且能使晶體管導通與截止。在集電極-射極輸出的波形是非理想的矩形波。（判斷對錯題）

對5.

第3章組合邏輯電路第3章測驗1.單選題：4線-10線譯碼器中輸出狀態(tài)只有F2=0，其余輸出端均為1，則它的的輸入狀態(tài)應取

選項：

A、0011

B、1000

C、0010

D、1001

答案：【0010】2.單選題：采用4位比較器7485對兩個四位二進制數進行比較時，先比較位。

選項：

A、最低

B、次高

C、次低

D、最高

答案：【最高】3.單選題：一個十六路數據選擇器，其地址輸入端有個。

選項：

A、16

B、8

C、2

D、4

答案：【4】4.單選題：

選項：

A、110

B、011

C、101

D、111

答案：【110】5.單選題：串行加法器進位信號采用傳遞，而并行加法器的進位信號采用傳遞。

選項：

A、超前，逐位

B、逐位，超前

C、逐位，逐位

D、超前，超前

答案：【逐位，超前】6.單選題：一組合電路輸入信號的變化順序有以下三種情況，當時，將可能出現(xiàn)競爭冒險。

選項：

A、00→01→11→10

B、00→01→10→11

C、00→10→11→01

D、00→10→11→00

答案：【00→01→10→11】7.多選題：在下列邏輯電路中，是組合邏輯電路的有___________。

選項：

A、譯碼器

B、編碼器

C、全加器

D、具有反饋性能的寄存器

答案：【譯碼器;編碼器;全加器】[vk-content]8.單選題：使能端的作用是克服競爭冒險和功能擴展。

選項：

A、正確

B、錯誤

答案：【正確】9.單選題：數據分配器的結構與數據選擇器相反，它是一種1路輸入，多路輸出的邏輯電路。從哪一路輸出取決于地址控制端。

選項：

A、正確

B、錯誤

答案：【正確】10.單選題：門電路的延時時間是產生組合邏輯電路競爭與冒險的唯一原因。

選項：

A、正確

B、錯誤

答案：【錯誤】11.一個有使能端的譯碼器作數據分配器時，將數據輸入端信號連接在。

答案：【使能端】12.清除競爭冒險的常用方法有（1）電路輸出端加；（2）輸入加；（3）增加。（作答請用頓號“、”間隔）

答案：【電容、選通脈沖、冗余項】第3章作業(yè)1.用8選1數據選擇器設計一個組合邏輯電路。該電路有3個輸入邏輯變量A、B、C和1個工作狀態(tài)控制變量M。當M=0時電路實現(xiàn)“意見一致”功能（A、B、C狀態(tài)一致時輸出為1，否則輸出為0），而M=1時電路實現(xiàn)“多數表決”功能，即輸出與A、B、C中多數的狀態(tài)一致。

2.請用74283實現(xiàn)一個可控余3碼至8421BCD碼和8421BCD碼至余3碼轉換電路。當X=0時實現(xiàn)余3碼至8421BCD碼，X=1時實現(xiàn)8421BCD碼至余3碼。

3.

4.請設計一表決電路。共有4人參加某學生集體的三好生投票，多數人投贊成票可以通過，其中班主任投否決票不通過，即班主任具有一票否決權。

5.

第4章時序邏輯電路第4章測驗1.單選題：指出下列哪種電路結構的觸發(fā)器可以構成移位寄存器，哪些不能構成移位寄存器。如果能夠，請在（）內畫√，否則畫×。（A）RS鎖存器（）（B）同步RS觸發(fā)器（）（C）主從JK觸發(fā)器（）（D）維持阻塞觸發(fā)器（）（E）用CMOS傳輸門組成的邊沿觸發(fā)器（）

選項：

A、×、√、√、√、×

B、×、√、×、√、√

C、×、√、√、×、√

D、×、√、√、√、√

答案：【×、√、√、√、√】2.單選題：在時鐘CP有效的情況下,觸發(fā)器輸出的新狀態(tài)等于輸入信號的是觸發(fā)器。

選項：

A、D

B、JK

C、RS

D、T

答案：【T】3.單選題：分析傳輸延遲JK觸發(fā)器之后,發(fā)現(xiàn)CP在高電平時,輸出狀態(tài)。CP在低電平時，輸出狀態(tài)。（A）不變（B）為0（C）為1（D）改變

選項：

A、A、C

B、B、A

C、A、A

D、A、D

答案：【A、A】4.單選題：維持阻塞RS觸發(fā)器利用,在時鐘CP的邊沿傳遞數據,傳輸延遲D觸發(fā)器利用,在時鐘CP的邊沿傳遞數據。（A）門的延時（B）維持阻塞線（C）脈沖的低電平（D）高電平或低電平

選項：

A、B、C

B、B、A

C、C、A

D、B、D

答案：【B、A】5.單選題：抗干擾能力最弱的觸發(fā)器是。

選項：

A、主從RS觸發(fā)器

B、維持阻塞RS觸發(fā)器

C、主從JK觸發(fā)器

D、主從JK觸發(fā)器組成D觸發(fā)器

答案：【主從RS觸發(fā)器】6.單選題：

選項：

A、A

B、B

C、C

D、D

答案：【A】7.單選題：主從觸發(fā)器的時鐘在高電平時，將輸入信號傳遞到。在低電平時，將信號傳遞到。（A）從觸發(fā)器輸出（B）主觸發(fā)器輸出（C）JK觸發(fā)器輸出（D）D觸發(fā)器輸出

選項：

A、B、A

B、B、C

C、D、A

D、B、D

答案：【B、A】8.單選題：主從RS觸發(fā)器通過邏輯功能轉換為D觸發(fā)器，D觸發(fā)器輸出狀態(tài)改變需要時鐘的觸發(fā)方式為。

選項：

A、上升邊沿

B、高電平

C、低電平

D、一個脈沖

E、下降邊沿

答案：【一個脈沖】9.單選題：主從RS觸發(fā)器不能完全克服多次翻轉的原因是。

選項：

A、主從RS觸發(fā)器的主觸發(fā)器工作原理和同步RS觸發(fā)器相同

B、主從RS觸發(fā)器的從觸發(fā)器工作原理和同步RS觸發(fā)器相同

C、輸入信號R不穩(wěn)定

D、異步復位或置位不考慮時鐘的到來就將輸出清零或置1

答案：【主從RS觸發(fā)器的主觸發(fā)器工作原理和同步RS觸發(fā)器相同】10.單選題：具有約束條件的觸發(fā)器有。

選項：

A、主從RS觸發(fā)器

B、由主從RS觸發(fā)器組成D觸發(fā)器

C、主從JK觸發(fā)器

D、由主從JK觸發(fā)器組成D觸發(fā)器

答案：【主從RS觸發(fā)器】11.多選題：沒有空翻現(xiàn)象的觸發(fā)器有。

選項：

A、主從RS觸發(fā)器

B、維持阻塞RS觸發(fā)器

C、維持阻塞D觸發(fā)器

D、傳輸延遲JK邊沿觸發(fā)器

答案：【維持阻塞RS觸發(fā)器;維持阻塞D觸發(fā)器;傳輸延遲JK邊沿觸發(fā)器】12.多選題：具有一次翻轉特性的觸發(fā)器有。

選項：

A、主從RS觸發(fā)器

B、由主從RS觸發(fā)器組成D觸發(fā)器

C、主從JK觸發(fā)器

D、由主從JK觸發(fā)器組成D觸發(fā)器

答案：【主從JK觸發(fā)器;由主從JK觸發(fā)器組成D觸發(fā)器】13.

答案：【0】14.

答案：【計數】第4章作業(yè)1.題圖4.4（a）所示電路由D觸發(fā)器和全加器組成，其中C、S分別是全加器的進位輸出端以及和輸出端，電路有兩個輸入端X和Y，一個輸出端S。1．試求該電路的狀態(tài)轉換表。2．畫出在如題圖4.4（b）所示輸入信號的作用下，Q和S的波形，設初態(tài)為0。

2.題圖4.3所示電路中，CP脈沖的頻率均為8KHz，分析輸出端Q1的頻率為多少？具有什么邏輯功能？

題圖4.3所示電路中參數代入JK觸發(fā)器特征方程，符合1位二進制計數器，又是二分頻器，所以輸出是4KHz。3.在由邊沿JK觸發(fā)器組成的兩個電路，如題圖4.2（a）、（b）所示。試分析兩個電路在邏輯功能上的相同之處。

相同：兩者都是同步三進制計數器，狀態(tài)循環(huán)為00→01→10→00。計數狀態(tài)轉換圖如題圖4.2答所示。不同：圖4.2（a）能自啟動，圖4.2（b）不能自啟動。當電路處于11狀態(tài)時，圖4.2（b）電路始終保持此狀態(tài)，不能進入三進制計數的循環(huán)狀態(tài)。而圖4.2（a）電路處于11狀態(tài)時，只要來一個CP脈沖后，會翻轉為00狀態(tài)，并能繼續(xù)正常計數。4.在題圖4.1（a）所示電路中，設現(xiàn)態(tài)Q1Q2Q3=000，分析經5個脈沖作用后，各觸發(fā)器的輸出狀態(tài)Q1Q2Q3是什么，經過幾個脈沖又回到了初始狀態(tài)。

經過第1個脈沖的上升沿后，輸出狀態(tài)為100。經過第2個脈沖的上升沿后，輸出狀態(tài)為110。經過第3個脈沖的上升沿后，輸出狀態(tài)為111。經過第4個脈沖的上升沿后，輸出狀態(tài)為011。經過第5個脈沖的上升沿后，輸出狀態(tài)為001。6個第5章常用時序集成電路模塊及其應用第5章測驗1.單選題：集成計數器74161和74163的區(qū)別是。

選項：

A、預置

B、8421碼

C、復位

D、置9

答案：【復位】2.單選題：移位寄存器的輸出非端反饋到串行數據輸入端組成了移位寄存器。

選項：

A、環(huán)形

B、分頻

C、扭環(huán)形

D、序列

答案：【扭環(huán)形】3.單選題：移位寄存器的輸出反饋到串行數據輸入端組成了移位寄存器。

選項：

A、環(huán)形

B、分頻

C、扭環(huán)形

D、雙向

答案：【環(huán)形】4.單選題：一個5位扭環(huán)形移位寄存器的模是。

選項：

A、5

B、8

C、10

D、15

答案：【10】5.單選題：一般情況下，寄存器與移位寄存器優(yōu)先級別最高的是。

選項：

A、保持

B、復位

C、置位

D、右移

答案：【復位】6.單選題：某時序電路的外輸入為X，輸出為F，狀態(tài)Q1Q0排序，其狀態(tài)轉換表如題表5所示，則該電路的邏輯功能是。

選項：

A、模3加/減計數器

B、模4加法計數器

C、模4減法計數器

D、模4加/減計數器

答案：【模3加/減計數器】7.單選題：有A，B，C，D，E，F(xiàn)六個狀態(tài)，A和C，D和F，E和B，F(xiàn)和C分別等價，則全部最大等價類為。

選項：

A、[A，C，F(xiàn)][D，F(xiàn)，C][B，E]

B、[A，C，D，F(xiàn)]

C、[B，E]

D、[A，C，D，F(xiàn)][B，E]

答案：【[A，C，D，F(xiàn)][B，E]】8.單選題：集成計數器74290的功能優(yōu)先級別最高的是。

選項：

A、異步置9

B、異步復位

C、8421BCD碼計數

D、8421碼計數

答案：【異步置9】9.單選題：設計時序電路時,采用格雷碼分配相鄰狀態(tài)的目的是，時序電路邏輯抽象和組合電路邏輯抽象的主要區(qū)別是。

選項：

A、簡潔、自啟動

B、避免競爭與冒險、狀態(tài)轉換

C、狀態(tài)轉換、自啟動

D、避免競爭與冒險、無區(qū)別

答案：【避免競爭與冒險、狀態(tài)轉換】10.單選題：判斷對錯：只要沒有輸入信號的電路就可以判斷是摩爾電路（）；只要有輸入信號的電路就可以判斷不是摩爾電路（）。

選項：

A、對、錯

B、錯、對

C、不確定、對

D、錯、不確定

答案：【對、錯】11.單選題：時序電路在輸入有限個CP時鐘后，則進入有效循環(huán)，稱電路。

選項：

A、自啟動

B、同步時序

C、異步時序

D、摩爾電路

答案：【自啟動】12.多選題：可以進行移位操作的電路有。

選項：

A、同步時序電路

B、異步時序電路

C、帶同步預置的同步時序電路

D、具有異步復位功能的異步時序電路

答案：【同步時序電路;帶同步預置的同步時序電路】第5章作業(yè)1.

2.

3.

4.

是米萊電路。當X=0，邏輯功能為M=10計數器，當X=1時，邏輯功能為M=8計數器。不能自啟動。將1111狀態(tài)箭頭轉向任一狀態(tài)。第6章可編程邏輯器件PLD第6章作業(yè)1.

2.

3.

第6章測驗1.單選題：將8K×4存儲容量的只讀存儲器擴展為32K×8的只讀存儲器，需要片存儲器。

選項：

A、2

B、8

C、4

D、16

答案：【8】2.單選題：只讀存儲器向存儲單元寫入數據時，需要加入。

選項：

A、使能片選信號

B、存儲電荷

C、選通地址

D、高電壓

答案：【高電壓】3.單選題：只讀存儲器和隨機存儲器的主要區(qū)別是在正常工作電壓的情況下，只能。斷電后，存儲的數據。(A)寫入數據(B)不會丟失(C)讀出數據(D)丟失

選項：

A、A,B

B、C,B

C、A,D

D、C,D

答案：【C,B】4.單選題：用16K×1的動態(tài)隨機存儲器RAM2116擴展為存儲容量32K×16的存儲器需要多少片RAM2116。

選項：

A、32

B、64

C、128

D、256

答案：【32】5.單選題：FLASH編程單元向浮柵注入電子時，產生，釋放電子時，產生。

選項：

A、隧道效應，雪崩擊穿

B、雪崩擊穿，隧道效應

C、齊納擊穿，雪崩擊穿

D、電容效應，隧道效應

E、齊納擊穿，隧道效應

答案：【雪崩擊穿，隧道效應】6.單選題：判斷對錯：（1）組合邏輯的PLD不僅基于與、或兩級形式，而且基于查找表結構。（）（2）FPGA存儲單元是基于浮柵編程技術。（）（3）FLASH存儲器掉電之后信息丟失。（）

選項：

A、F,F,F

B、T,F,F

C、F,T,F

D、F,F,T

答案：【F,F,F】7.單選題：DSRAM柵極電容需要定期地充電刷新的原因是，每次刷新為一的存儲單元刷新。（A）電容丟失電荷（B）鎖存器掉電信息丟失（C）行（D）列

選項：

A、A,C

B、A,D

C、B,C

D、B,D

答案：【A,C】8.單選題：SRAM靜態(tài)是用MOS管構成的鎖存器存儲信息，相對于動態(tài)RAM所用MOS管。

選項：

A、速度快

B、功耗小

C、集成度高

D、功耗大

答案：【功耗大】9.單選題：判斷對錯：（1）DRAM存儲的信息掉電不丟失。（）（2）DRAM不用刷新電路，存儲的信息不丟失。（）（3）SSRAM不用刷新電路，存儲的信息不丟失。（）（4）ROM存儲的信息掉電不丟失。（）

選項：

A、F,T,F,T

B、F,F,T,T

C、T,F,T,T

D、T,T,F,T

答案：【F,F,T,T】10.單選題：當今可編程集成電路技術，可以使FPGA的密度EPLD的密度。

選項：

A、大于

B、等于

C、小于

D、小于等于

答案：【大于】11.單選題：PROM與陣列需要，PLA是根據需要產生，從而減小了陣列的規(guī)模。

選項：

A、編程，最小項

B、編程，最簡與或式

C、全譯碼，乘積項

D、最簡與或式，全譯碼

E、全譯碼，最小項

答案：【全譯碼，乘積項】12.多選題：隨機存儲器主要由、和三部分構成。

選項：

A、存儲矩陣

B、地址譯碼器（行、列地址譯碼器）

C、讀/寫控制電路

D、I/O端口

答案：【存儲矩陣;地址譯碼器（行、列地址譯碼器）;讀/寫控制電路】13.多選題：衡量存儲器性能的重要指標是和。

選項：

A、存取速度

B、存儲容量

C、集成度

D、功耗

答案：【存取速度;存儲容量】14.二元尋址分和。一元尋址經過譯碼后字線，占用芯片面積。因此在存儲量比較大時，二元尋址是比較經濟的尋址方式。

答案：【行地址譯碼器，列地址譯碼器，較多，較大】第7章DA轉換器和AD轉換器第7章作業(yè)1.

2.

3.

A,C4.

A5.

第7章測驗1.單選題：倒T電阻網絡D/A轉換電路與權電阻網絡D/A轉換電路相比，克服的缺點，提高了。（A）轉換速度（B）阻值離散（C）輸出電壓（D）轉換精度

選項：

A、A,D

B、B,D

C、A,C

D、B,C

答案：【B,D】2.單選題：8位D/A轉換電路輸入數字量全為高電平時，輸出模擬電壓為5V。若輸入數字量只有最高位為高電平，則輸出電壓為V。

選項：

A、2.5

B、2.8

C、3

D、4

答案：【2.5】3.單選題：雙積分A/D轉換電路的缺點是。

選項：

A、轉換時間不固定

B、轉換速度較慢

C、元件穩(wěn)定性要求較高

D、抗干擾能力弱

答案：【轉換速度較慢】4.單選題：雙積分A/D轉換電路對RC元件的穩(wěn)定性要求。產生的誤差主要為。（A）低（B）高（C）量化誤差（C）非量化誤差

選項：

A、A,C

B、B,D

C、A,D

D、B,C

答案：【A,C】5.單選題：逐次比較A/D轉換電路轉換的時間主要與和轉換后的有關。（A）時鐘頻率（B）數字量的位數（C）采樣時間（D）D/A的轉換時間

選項：

A、A,B

B、C,B

C、D,A

D、D,B

答案：【A,B】6.單選題：速度最快的A/D轉換電路是A/D轉換電路。

選項：

A、并行比較

B、串行比較

C、雙積分

D、逐次比較

答案：【并行比較】7.單選題：下面A/D轉換電路通常不需要在輸入端引入采樣—保持電路。

選項：

A、逐次比較

B、V-T

C、V-F

D、并行比較

答案：【并行比較】8.單選題：采樣-保持電路的采樣周期為T，采樣時間為tw。要求電容C上的采樣電壓uC維持時間為。

選項：

A、T

B、tw

C、T-tw

D、越長越好

答案：【T-tw】9.多選題：權電阻D/A轉換器中的解碼網絡所用的阻值范圍很大,會產生較大的誤差。

選項：

A、電流

B、速度

C、精度

D、建立時間

答案：【電流;精度】10.多選題：D/A轉換電路按半導體器件區(qū)分，有和。

選項：

A、單極型CMOS

B、雙極型TTL

C、單極型ECL

D、單極型NMOS

答案：【單極型CMOS;雙極型TTL】11.多選題：逐次比較型A/D轉換電路加入固定負電壓補償電壓電路的目的是。

選項：

A、減小量化誤差

B、減小偏移誤差

C、提高精度

D、提高速度

答案：【減小量化誤差;提高精度】12.多選題：衡量A/D轉換電路的主要技術指標是和。

選項：

A、偏移誤差

B、轉換精度

C、轉換速度

D、分辨時間

答案：【轉換精度;轉換速度】第8章脈沖產生與整形第8章測驗1.單選題：

選項：

A、

B、

C、

D、

答案：【】2.單選題：施密特觸發(fā)器屬于型電路。

選項：

A、電平觸發(fā)

B、邊沿觸發(fā)

C、脈沖觸發(fā)

D、鎖存器

答案：【電平觸發(fā)】3.單選題：集成555電路在控制電壓端CO處加控制電壓UCO，則C1和C2的基準電壓將分別變?yōu)椤＃ˋ）2UCO/3（B）UCO/3（C）UCO（D）UCO/2

選項：

A、A、B

B、A、D

C、B、C

D、C、D

答案：【C、D】4.單選題：集成555電路在CO端不使用時，比較器Cl的基準電壓為，C2的基準電壓為。（A）2UDD/3（B）UDD/3（C）UDD（D）UDD/2

選項：

A、A、B

B、A、C

C、B、C

D、C、D

答案：【A、B】5.單選題：可將脈沖高電平寬度不等的脈沖信號變換成脈沖高電平寬度相等脈沖信號。

選項：

A、施密特觸發(fā)器

B、多諧振蕩器

C、單穩(wěn)態(tài)電路

D、鎖存器

答案：【單穩(wěn)態(tài)電路】6.單選題：將一脈沖寬度為5ms方波信號變換為相同周期的脈沖寬度為7ms矩形脈沖，可采用。

選項：

A、施密特觸發(fā)器

B、單穩(wěn)態(tài)觸發(fā)器

C、五進制計數器

D、移位寄存器

答案：【單穩(wěn)態(tài)觸發(fā)器】7.單選題：單穩(wěn)態(tài)電路可應用于以下哪種情況。

選項：

A、加法器

B、定時電路

C、振蕩器

D、移位寄存器

答案：【定時電路】8.單選題：單穩(wěn)態(tài)電路從穩(wěn)態(tài)翻轉到暫穩(wěn)態(tài)取決于，從暫穩(wěn)態(tài)翻轉到穩(wěn)態(tài)取決于。（A）脈沖寬度（B）R和C（C）閾值電壓（D）輸入脈沖信號

選項：

A、D、B

B、D、A

C、C、B

D、A、B

答案：【D、B】9.單選題：可將變化緩慢的輸入信號變換為矩