計(jì)算機(jī)組成原理總復(fù)習(xí)課件()

計(jì)算機(jī)組成原理第一章計(jì)算機(jī)系統(tǒng)概論第二章運(yùn)算方法和運(yùn)算器第三章存儲(chǔ)系統(tǒng)第四章指令系統(tǒng)

第五章中央處理器

第六章總線系統(tǒng)

第七章外圍設(shè)備

第八章輸入輸出系統(tǒng)目錄第1章教學(xué)要求-1了解計(jì)算機(jī)的類型：模擬和數(shù)字，專用和通用，巨型機(jī)、大型機(jī)、小型機(jī)、微型機(jī)、單片機(jī)熟悉計(jì)算機(jī)的硬件組成部件及其作用掌握主存有關(guān)概念：存儲(chǔ)器地址、存儲(chǔ)單元和存儲(chǔ)容量；位bit、字節(jié)byte、KB、MB、GB掌握“存儲(chǔ)程序、程序控制”的馮·諾依曼計(jì)算機(jī)的基本思想?yún)^(qū)別操作碼和地址碼（操作數(shù)）、指令字和數(shù)據(jù)字、指令流和數(shù)據(jù)流理解指令周期（控制器工作周期）：取指、譯碼、執(zhí)行第1章教學(xué)要求-2掌握總線、處理器總線和系統(tǒng)總線的概念，熟悉數(shù)據(jù)總線、地址總線和控制總線的功能理解目的程序、匯編程序、編譯程序的作用，區(qū)別機(jī)器語(yǔ)言、匯編語(yǔ)言和高級(jí)語(yǔ)言（算法語(yǔ)言）掌握計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)、軟件與硬件的邏輯等價(jià)性思想第2章教學(xué)要求-1掌握數(shù)據(jù)的定點(diǎn)格式，定點(diǎn)整數(shù)的表達(dá)范圍，有符號(hào)數(shù)和無(wú)符號(hào)數(shù)掌握浮點(diǎn)格式的表達(dá)，熟悉浮點(diǎn)數(shù)的規(guī)格化，掌握規(guī)格化單精度浮點(diǎn)數(shù)與實(shí)數(shù)的相互轉(zhuǎn)換理解真值和機(jī)器數(shù)，掌握定點(diǎn)整數(shù)的補(bǔ)碼、反碼、原碼和移碼表示法掌握BCD碼、ASCII碼的編碼規(guī)律區(qū)別漢字輸入編碼、機(jī)內(nèi)碼、字模碼和漢字交換碼理解檢驗(yàn)碼的作用，掌握奇偶校驗(yàn)以及檢錯(cuò)能力第2章教學(xué)要求-2理解補(bǔ)碼的加法運(yùn)算和減法運(yùn)算規(guī)律熟悉溢出的概念，理解上溢（正溢）和下溢（負(fù)溢）的概念以及符號(hào)位檢測(cè)方法理解浮點(diǎn)加減法的操作過(guò)程，了解其中對(duì)階、規(guī)格化、舍入處理的作用熟悉IEEE754標(biāo)準(zhǔn)第2章教學(xué)要求-3掌握數(shù)字信號(hào)的特點(diǎn)掌握邏輯與、或、非的邏輯關(guān)系，以及它們的邏輯表達(dá)式、真值表、邏輯符號(hào)、運(yùn)算規(guī)則熟悉與非、或非、異或的邏輯規(guī)律、表達(dá)式和邏輯符號(hào)理解邏輯變量、邏輯電路（數(shù)字電路）、邏輯代數(shù)（布爾代數(shù)）的概念掌握邏輯代數(shù)的基本運(yùn)算規(guī)則和運(yùn)算規(guī)律（定律）：交換律、結(jié)合律、分配律、反演定理熟悉用真值表、邏輯表達(dá)式、邏輯電路圖表達(dá)邏輯函數(shù)的方法，了解卡諾圖的作用理解簡(jiǎn)單的邏輯化簡(jiǎn)方法（最簡(jiǎn)與或式）第2章教學(xué)要求-4理解門電路、正邏輯和負(fù)邏輯的概念，掌握三態(tài)門的特點(diǎn)、用途和電路符號(hào)區(qū)別組合邏輯電路和時(shí)序邏輯電路掌握編碼器、譯碼器、加法器、數(shù)據(jù)選擇器（多路開(kāi)關(guān)）的作用熟悉觸發(fā)器的特點(diǎn)、基本RS觸發(fā)器的功能和邏輯符號(hào)理解同步時(shí)鐘、高電平有效、低電平有效的含義掌握D觸發(fā)器的功能和邏輯符號(hào)，熟悉電平觸發(fā)和邊沿觸發(fā)的區(qū)別了解數(shù)碼寄存器、移位寄存器、計(jì)數(shù)器、PLD的作用第3章教學(xué)要求-1熟悉存儲(chǔ)系統(tǒng)的分級(jí)（層次）結(jié)構(gòu)，掌握存儲(chǔ)訪問(wèn)的局部性原理理解存儲(chǔ)容量、存取時(shí)間、存取周期、存儲(chǔ)器帶寬的概念了解SRAM、DRAM的特點(diǎn)掌握SRAM存儲(chǔ)結(jié)構(gòu)與芯片地址引腳和數(shù)據(jù)引腳的關(guān)系理解位擴(kuò)展和字?jǐn)U展的含義和作用，掌握芯片擴(kuò)展與芯片容量的關(guān)系了解DRAM的行地址和列地址，掌握DRAM的刷新操作和方法了解ROM芯片的類型和各自特點(diǎn)第3章教學(xué)要求-2掌握Cache的功能和基本原理，掌握命中率、平均訪問(wèn)時(shí)間和訪問(wèn)效率的計(jì)算方法理解Cache的地址映射的作用，掌握全相聯(lián)、直接和組相聯(lián)映射的原理和特點(diǎn)，熟悉Cache中標(biāo)記（標(biāo)簽）的作用理解替換策略的作用，熟悉LRU、LFU和隨機(jī)法理解Cache的寫操作策略，熟悉直寫法（全寫法）和回寫法（寫回法）第4章教學(xué)要求了解指令、指令系統(tǒng)、指令格式、操作碼、地址碼、指令助記符的概念理解尋址方式的含義，區(qū)別指令尋址和數(shù)據(jù)尋址掌握指令的順序?qū)ぶ泛吞S尋址掌握數(shù)據(jù)的隱含尋址、立即尋址、寄存器尋址、直接尋址、寄存器間接尋址、寄存器相對(duì)（基址）尋址掌握CISC和RISC的含義，掌握RISC的主要特點(diǎn)第5章教學(xué)要求-1熟悉CPU的基本模型和主要寄存器的作用理解指令周期、CPU周期（機(jī)器周期、總線周期）和時(shí)鐘周期（T周期）的概念和區(qū)別了解CLA、ADD、STA和JMP指令在CPU基本模型的執(zhí)行過(guò)程理解微程序控制器和硬布線控制器的實(shí)現(xiàn)特點(diǎn)，了解微命令、微操作、微指令和微程序的概念熟悉并行性的概念和提高并行性的技術(shù)途徑掌握指令流水線的思想，理解流水CPU的時(shí)空?qǐng)D掌握資源相關(guān)、數(shù)據(jù)相關(guān)和控制相關(guān)的概念第5章教學(xué)要求-2掌握CPU性能公式以及CPI、MIPS的計(jì)算方法第6章教學(xué)要求理解內(nèi)部總線、系統(tǒng)總線和I/O總線（芯片總線、內(nèi)總線和外總線）的分類理解總線的4個(gè)方面特性，掌握總線帶寬以及計(jì)算熟悉單總線、雙總線和三總線結(jié)構(gòu)理解串行傳送和并行傳送的概念理解總線仲裁的作用，了解集中仲裁和分布仲裁思想掌握總線同步定時(shí)和異步定時(shí)（時(shí)序）的特點(diǎn)了解各種總線數(shù)據(jù)傳送模式了解PCI總線、ISA總線、SCSI總線和IEEE1394總線的特點(diǎn)第7章教學(xué)要求掌握像素、點(diǎn)距、分辨率、灰度級(jí)（彩色深度）、刷新、掃描的概念，以及對(duì)顯示效果的影響掌握磁面、磁道、磁柱、扇區(qū)的概念，以及磁盤信息的分布特點(diǎn)第8章教學(xué)要求-1理解I/O接口的作用，熟悉I/O端口的編址方式掌握各種外設(shè)管理方式的概念和特點(diǎn)熟悉查詢傳送方式的過(guò)程理解中斷源、內(nèi)部中斷（異常）和外部中斷的概念區(qū)別可屏蔽中斷和非屏蔽中斷掌握可屏蔽中斷傳送方式的過(guò)程及其相關(guān)概念熟悉單級(jí)中斷、多級(jí)中斷的概念理解向量地址、中斷優(yōu)先權(quán)、中斷嵌套的含義理解中斷控制器的作用了解Pentium處理器的中斷機(jī)制第8章教學(xué)要求-2理解DMA傳送方式的特點(diǎn)，掌握DMA傳送的工作過(guò)程了解CPU暫停、周期挪用、交替訪問(wèn)的區(qū)別了解通道的組成結(jié)構(gòu)和類型期末考試考試形式閉卷筆試，120分鐘考試題型填空題：2分×20＝40分單項(xiàng)選擇題：2分×10＝20分簡(jiǎn)答題（基本概念、基本原理等）：5分×4＝20分計(jì)算題：5分×2=10分應(yīng)用題：10分×1＝10分成績(jī)計(jì)算 考試成績(jī)×85%+平時(shí)成績(jī)×15%電子計(jì)算機(jī)的設(shè)計(jì)思想存儲(chǔ)程序，程序控制“存儲(chǔ)程序”，是把指令以代碼的形式事先輸入到計(jì)算機(jī)的主存儲(chǔ)器中，即用記憶數(shù)據(jù)的同一裝置存儲(chǔ)執(zhí)行運(yùn)算的命令，這些指令按一定的規(guī)則組成程序“程序控制”，是當(dāng)計(jì)算機(jī)啟動(dòng)后，程序就會(huì)控制計(jì)算機(jī)按規(guī)定的順序逐條執(zhí)行指令，自動(dòng)完成預(yù)定的信息處理任務(wù)馮·諾依曼型計(jì)算機(jī)的設(shè)計(jì)思想存儲(chǔ)程序并按地址順序執(zhí)行馮·諾依曼計(jì)算機(jī)的基本思想采用二進(jìn)制形式表示數(shù)據(jù)和指令。指令由操作碼和地址碼組成；將程序和數(shù)據(jù)存放在存儲(chǔ)器中，使計(jì)算機(jī)在工作時(shí)從存儲(chǔ)器取出指令加以執(zhí)行，自動(dòng)完成計(jì)算任務(wù)。這就是“存儲(chǔ)程序”和“程序控制”（簡(jiǎn)稱存儲(chǔ)程序控制）的概念；指令的執(zhí)行是順序的，即一般按照指令在存儲(chǔ)器中存放的順序執(zhí)行，程序分支由轉(zhuǎn)移指令實(shí)現(xiàn)。計(jì)算機(jī)由存儲(chǔ)器、運(yùn)算器、控制器、輸入和輸出設(shè)備五大基本部件組成，規(guī)定了5部分的基本功能軟件與硬件的邏輯等價(jià)性隨著大規(guī)模集成電路技術(shù)的發(fā)展和軟件硬化的趨勢(shì)，計(jì)算機(jī)系統(tǒng)軟、硬件界限已經(jīng)變得模糊了任何操作可以由軟件來(lái)實(shí)現(xiàn)，也可以由硬件來(lái)實(shí)現(xiàn)；任何指令的執(zhí)行可以由硬件完成，也可以由軟件來(lái)完成對(duì)于某一功能采用硬件方案還是軟件方案，取決于器件價(jià)格、速度、可靠性、存儲(chǔ)容量、變更周期等軟件的特點(diǎn)

易于實(shí)現(xiàn)各種邏輯和運(yùn)算功能，但是常受到速度指標(biāo)和軟件容量的制約；硬件的特點(diǎn)

可以高速實(shí)現(xiàn)邏輯和運(yùn)算功能，但是難以實(shí)現(xiàn)復(fù)雜功能或計(jì)算，受到控制復(fù)雜性指標(biāo)的制約。系統(tǒng)結(jié)構(gòu)、組成與實(shí)現(xiàn)計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)(Computerarchitecture）計(jì)算機(jī)系統(tǒng)的軟件與硬件的界面－－指令系統(tǒng)程序員所看到的計(jì)算機(jī)屬性－－外特性計(jì)算機(jī)組成(Computerorganization）＝組織計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的邏輯實(shí)現(xiàn)計(jì)算機(jī)實(shí)現(xiàn)(Computerimplementation）計(jì)算機(jī)組成的物理實(shí)現(xiàn)計(jì)算機(jī)系統(tǒng)的結(jié)構(gòu)，組成，實(shí)現(xiàn)是三個(gè)完全不同的概念，相互間有著十分密切的依賴關(guān)系和相互的影響。廣義的計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)即包括經(jīng)典的指令集結(jié)構(gòu)，也包括計(jì)算機(jī)組成和實(shí)現(xiàn)技術(shù)的研究真值和機(jī)器數(shù)真值：現(xiàn)實(shí)中真實(shí)的數(shù)值機(jī)器數(shù)：計(jì)算機(jī)中用0和1數(shù)碼組合表達(dá)的數(shù)值定點(diǎn)數(shù)：固定小數(shù)點(diǎn)的位置表達(dá)數(shù)值的機(jī)器數(shù)定點(diǎn)整數(shù)：將小數(shù)點(diǎn)固定在機(jī)器數(shù)的最右側(cè)表達(dá)的整數(shù)定點(diǎn)小數(shù)：將小數(shù)點(diǎn)固定在機(jī)器數(shù)的最左側(cè)表達(dá)的小數(shù)浮點(diǎn)數(shù)：小數(shù)點(diǎn)浮動(dòng)表達(dá)的實(shí)數(shù)無(wú)符號(hào)數(shù)：只表達(dá)0和正整數(shù)的定點(diǎn)整數(shù)有符號(hào)數(shù)：表達(dá)負(fù)整數(shù)、0和正整數(shù)的定點(diǎn)整數(shù)符號(hào)位需要占用一個(gè)位，常用機(jī)器數(shù)的最高位0表示正數(shù)、1表示負(fù)數(shù)具有原碼、反碼、補(bǔ)碼、移碼定點(diǎn)數(shù)的表示方法定點(diǎn)表示：約定機(jī)器中所有數(shù)據(jù)的小數(shù)點(diǎn)位置是固定不變的。通常將數(shù)據(jù)表示成純小數(shù)或純整數(shù)定點(diǎn)數(shù)x＝x0x1x2…xn

在定點(diǎn)機(jī)中表示如下(x0表示符號(hào)位，0代表正號(hào)，1代表負(fù)號(hào))定點(diǎn)整數(shù)的小數(shù)點(diǎn)位置定點(diǎn)小數(shù)的小數(shù)點(diǎn)位置定點(diǎn)整數(shù)的表示范圍純整數(shù)的表示范圍為(x1x2…xn各位均為0時(shí)最??；各位均為1時(shí)最大，x0為符號(hào)位)

0≤|ｘ|≤2n

－1例如：n＝8，最大值編碼：11111111

表示：11111111＝100000000－1

＝28－1目前計(jì)算機(jī)中多采用定點(diǎn)純整數(shù)表示，因此將定點(diǎn)數(shù)表示的運(yùn)算簡(jiǎn)稱為整數(shù)運(yùn)算定點(diǎn)小數(shù)的表示范圍純小數(shù)的表示范圍為(x1x2…xn各位均為0時(shí)最??；各位均為1時(shí)最大，x0為符號(hào)位)

0≤|ｘ|≤1－2-n例如，n＝8，最大值編碼：0.11111111

表示：0.11111111＝1.0－0.00000001

＝1-2-8浮點(diǎn)數(shù)的表示方法把一個(gè)數(shù)的有效數(shù)字和數(shù)的范圍在計(jì)算機(jī)的一個(gè)存儲(chǔ)單元中分別予以表示數(shù)的小數(shù)點(diǎn)位置隨比例因子的不同而在一定范圍內(nèi)自由浮動(dòng)

一個(gè)十進(jìn)制數(shù)Ｎ可以寫成

Ｎ＝10e×Ｍ一個(gè)Ｒ進(jìn)制數(shù)Ｎ可以寫成

Ｎ＝Ｒe×ＭM

尾數(shù)e

指數(shù)R 基數(shù)數(shù)的科學(xué)表達(dá)法階碼和尾數(shù)用定點(diǎn)小數(shù)表示，給出有效數(shù)字的位數(shù)決定了浮點(diǎn)數(shù)的表示精度表達(dá)指數(shù)部分用整數(shù)形式表示，指明小數(shù)點(diǎn)在數(shù)據(jù)中的位置決定浮點(diǎn)數(shù)的表示范圍早期計(jì)算機(jī)表達(dá)法32位單精度浮點(diǎn)數(shù)Ｅ：含階符的階碼，8位階碼采用移碼方式來(lái)表示正負(fù)指數(shù)Ｓ：1位符號(hào)位0表示正數(shù)1表示負(fù)數(shù)Ｍ：尾數(shù)，23位小數(shù)表示，小數(shù)點(diǎn)放在尾數(shù)域最前面IEEE754標(biāo)準(zhǔn)64位雙精度浮點(diǎn)數(shù)Ｅ：含階符的階碼，11位Ｓ：1位符號(hào)位Ｍ：尾數(shù)，52位小數(shù)IEEE754標(biāo)準(zhǔn)浮點(diǎn)數(shù)的規(guī)格化例：156.78 =15.678×101 =

1.5678×102 =0.15678×103=RE×M對(duì)于二進(jìn)制數(shù)1011.1101 =0.10111101×2+4 =10.111101×2+2 =1.0111101×2+3（規(guī)格化表示法）

=1.0111101×2+11（規(guī)格化表示法）

=RE×M那么，計(jì)算機(jī)中究竟采用哪種數(shù)據(jù)形式？多種數(shù)據(jù)形式二進(jìn)制數(shù)尾數(shù)最高有效位為1，隱藏，并且隱藏在小數(shù)點(diǎn)的左邊（即：1≤M＜2）32位單精度浮點(diǎn)數(shù)規(guī)格化表示 ｘ＝(-1)s×(1.Ｍ)×2E-127 e＝Ｅ－127（Ｅ＝e＋127）64位雙精度浮點(diǎn)數(shù)規(guī)格化表示 ｘ＝(-1)s×(1.Ｍ)×2E-1023 e＝Ｅ－1023（Ｅ＝e＋1023）指數(shù)真值e用偏移碼形式表示為階碼Ｅ規(guī)格化表示原則IEEE754標(biāo)準(zhǔn)④

X＝(-1)s×1.M×2e

＝＋(1.011011)×23

＝＋1011.011＝(11.375)10②指數(shù)e＝階碼－127＝10000010－01111111

＝00000011=(3)10③包括隱藏位1的尾數(shù)1.M＝1.011011例1：浮點(diǎn)機(jī)器數(shù)(41360000)16，求真值①十六進(jìn)制數(shù)展開(kāi)成二進(jìn)制數(shù)01000001001101100000000000000000S階碼E(8位)尾數(shù)M(23位)例2：真值20.59375，求32位單精度浮點(diǎn)數(shù)①分別將整數(shù)和分?jǐn)?shù)部分轉(zhuǎn)換成二進(jìn)制數(shù)

20.59375＝10100.10011②移動(dòng)小數(shù)點(diǎn)，使其在第1、2位之間10100.10011＝1.010010011×24e＝4S＝0E＝4+127＝131＝10000011M＝010010011③得到32位浮點(diǎn)數(shù)的二進(jìn)制存儲(chǔ)格式為：0

1000001101001001100000000000000＝(41A4C000)16E＝1（00000001）~254（11111110）e＝-126~+127表達(dá)的數(shù)據(jù)范圍（絕對(duì)值）：最小值：e＝-126，M＝0（1.M＝1） 十進(jìn)制表達(dá)：2-126≈1.18×10-38最大值：e＝127，M＝11…1（23個(gè)1）

1.M＝1.11…1

（23個(gè)1）

＝2－2-23

十進(jìn)制表達(dá)：（2－2-23）×2127

≈2×2127≈3.40×103832位單精度規(guī)格化浮點(diǎn)數(shù)IEEE754標(biāo)準(zhǔn)E＝1~2046e＝-1022~+1023表達(dá)的數(shù)據(jù)范圍（絕對(duì)值）：最小值：e＝-1022，M＝0（1.M＝1）十進(jìn)制表達(dá)：2-1022≈2.23×10-308

最大值：e＝1023，M＝11…1（52個(gè)1）

1.M＝1.11…1（52個(gè)1）＝2－2-52

十進(jìn)制表達(dá)：（2－2-52）×21023 ≈2×21023≈1.79×1030864位雙精度規(guī)格化浮點(diǎn)數(shù)IEEE754標(biāo)準(zhǔn)真值0的機(jī)器數(shù)（機(jī)器零）階碼E＝0，尾數(shù)M＝0正0：S＝0，負(fù)0：S＝1非規(guī)格化浮點(diǎn)數(shù)：階碼E＝0，尾數(shù)M≠0規(guī)格化浮點(diǎn)數(shù)：階碼E＝1～254（11111110）無(wú)窮大的機(jī)器數(shù)階碼E＝全1（11111111），尾數(shù)M＝0＋∞：S＝0，－∞：S＝1NaN（notanumber，不是一個(gè)數(shù)）階碼E＝全1（11111111），尾數(shù)M≠0用來(lái)通知異常情況IEEE754標(biāo)準(zhǔn)32位單精度浮點(diǎn)數(shù)數(shù)的機(jī)器碼表示正數(shù)的原碼、反碼、補(bǔ)碼等于真值，只有負(fù)數(shù)才分別有不同的表示方法采用補(bǔ)碼，減法運(yùn)算可以用加法運(yùn)算實(shí)現(xiàn)，節(jié)省硬件，目前機(jī)器中廣泛采用補(bǔ)碼表示法有些機(jī)器用原碼進(jìn)行存儲(chǔ)和傳送，運(yùn)算時(shí)改用補(bǔ)碼有些機(jī)器做加減法時(shí)用補(bǔ)碼，做乘除法時(shí)用原碼移碼表示法主要用于表示浮點(diǎn)數(shù)的階碼，可以直接比較大小。表示范圍和補(bǔ)碼相同，只有最高位相反表2.1ASCII字符編碼表000000010010001101000101011001110000NULDELSP0@P`p0001SOHDC1!1AQaq0010STXDC2"2BRbr0011ETXDC3#3CScs0100EOTDC4$4DTdt0101ENQNAK%5EUeu0110ACKSYN&6FVfv0111BELETB'7GWgw1000BSCAN(8HXhx1001HTEM)9IYiy1010LFSUB*:JZjz1011VTESC+;K[k{1100FFFS,<L\1|1101CRGS-=M]m}1110SORS.>N^n~1111SIUS/?O_oDEL0-3位4-7位漢字的表示方法漢字的輸入編碼、交換碼、漢字內(nèi)碼、字模碼是計(jì)算機(jī)中用于輸入、內(nèi)部處理、交換、輸出四種不同用途的編碼，不要混為一談

顯示輸出打印輸出機(jī)內(nèi)碼向字形碼轉(zhuǎn)換機(jī)內(nèi)碼輸入碼向機(jī)內(nèi)碼轉(zhuǎn)換字符代碼化（輸入）校驗(yàn)碼校驗(yàn)碼：能夠發(fā)現(xiàn)甚至糾正信息傳輸或存儲(chǔ)過(guò)程中出現(xiàn)錯(cuò)誤的編碼檢錯(cuò)碼：僅能檢測(cè)出錯(cuò)誤的編碼糾錯(cuò)碼：能夠發(fā)現(xiàn)并糾正錯(cuò)誤的編碼最簡(jiǎn)單且應(yīng)用廣泛的檢錯(cuò)碼：奇偶校驗(yàn)碼奇校驗(yàn)：使包括校驗(yàn)位在內(nèi)的數(shù)據(jù)中為“1”的個(gè)數(shù)恒為奇數(shù)偶校驗(yàn)：使包括校驗(yàn)位在內(nèi)的數(shù)據(jù)中為“1”的個(gè)數(shù)恒為偶數(shù)（包括0）只能檢測(cè)出奇數(shù)個(gè)位出錯(cuò)的情況，不能糾錯(cuò)計(jì)算機(jī)的數(shù)據(jù)表示整數(shù)編碼定點(diǎn)數(shù)，無(wú)符號(hào)數(shù)，有符號(hào)數(shù)（補(bǔ)碼），BCD實(shí)數(shù)編碼浮點(diǎn)數(shù)，單精度，雙精度，規(guī)格化字符編碼：ASCII碼漢字編碼輸入碼，機(jī)內(nèi)碼，交換碼，字形碼國(guó)際字符編碼：Unicode編碼：用文字、符號(hào)或者數(shù)碼來(lái)表示某種信息（數(shù)值、語(yǔ)言、操作指令、狀態(tài)）的過(guò)程2.2.3

溢出概念與檢驗(yàn)方法兩個(gè)正數(shù)相加,結(jié)果為負(fù)（即：大于機(jī)器所能表示的最大正數(shù)）,稱為上溢。兩個(gè)負(fù)數(shù)相加,結(jié)果為正（即：小于機(jī)器所能表示的最小負(fù)數(shù)),稱為下溢。運(yùn)算出現(xiàn)溢出，結(jié)果就是錯(cuò)誤的進(jìn)一步結(jié)論：

當(dāng)最高有效位產(chǎn)生進(jìn)位而符號(hào)位無(wú)進(jìn)位時(shí),產(chǎn)生上溢；當(dāng)最高有效位無(wú)進(jìn)位而符號(hào)位有進(jìn)位時(shí),產(chǎn)生下溢。產(chǎn)生“溢出”的原因：分析可知，當(dāng)最高有效數(shù)值位的運(yùn)算進(jìn)位與符號(hào)位的運(yùn)算進(jìn)位不一致時(shí)，將產(chǎn)生運(yùn)算“溢出”“溢出”檢測(cè)方法：

為了判斷“溢出”是否發(fā)生,可采用兩種檢測(cè)的方法。第一種方法：采用雙符號(hào)位法,稱為“變形補(bǔ)碼”或“模4補(bǔ)碼”,可使模2補(bǔ)碼所能表示的數(shù)的范圍擴(kuò)大一倍第二種溢出檢測(cè)方法：采用“單符號(hào)位法”。當(dāng)最高有效位產(chǎn)生進(jìn)位而符號(hào)位無(wú)進(jìn)位時(shí),產(chǎn)生上溢；當(dāng)最高有效位無(wú)進(jìn)位而符號(hào)位有進(jìn)位時(shí),產(chǎn)生下溢。故：溢出邏輯表達(dá)式為：

V＝Cf⊕Co其中:

Cf為符號(hào)位產(chǎn)生的進(jìn)位,Co為最高有效位產(chǎn)生的進(jìn)位。（顯然：此邏輯關(guān)系可用異或門方便地實(shí)現(xiàn)）

在定點(diǎn)機(jī)中，當(dāng)運(yùn)算結(jié)果發(fā)生溢出時(shí),機(jī)器通過(guò)邏輯電路自動(dòng)檢查出溢出故障,并進(jìn)行中斷處理。

2.2.4基本的二進(jìn)制加法/減法器在計(jì)算機(jī)中完成兩個(gè)二進(jìn)制數(shù)相加的基本加法器有半加器和全加器。半加器在完成兩數(shù)相加時(shí)，不需要考慮低位進(jìn)位。全加器用來(lái)完成兩個(gè)二進(jìn)制數(shù)相加，并且同時(shí)考慮低位的進(jìn)位，即全加器完成三個(gè)一位數(shù)相加的功能。設(shè)：

Ai表示被加數(shù)的第i位

Bi表示加數(shù)的第i位

Ci為第i-1位向第i位產(chǎn)生的進(jìn)位

Ci+1為第i位向第i+1位產(chǎn)生的進(jìn)位

Si為第i位產(chǎn)生的和則全加器以Ai、Bi、Ci為輸入，以Ci+1、Si為輸出構(gòu)成一個(gè)邏輯圖。2.2.4基本的二進(jìn)制加法/減法器全加器邏輯圖CiAiBiSiCi+1FACiAiBiSiCi+1輸出輸入0110100001101000100010100010111010111111表2-2全加器真值表2.2.4基本的二進(jìn)制加法/減法器全加器的表達(dá)式為：

Si=AiBiCi

Ci+1=AiBi+BiCi+AiCi一位全加器內(nèi)部邏輯圖

BCSiCi+1ABCAAiBiCi加法運(yùn)算及其加速方法由4片4位先行加法器構(gòu)成的16位快速進(jìn)位加法器邏輯示意圖GI+3PI+3CCI+3C2C0C0C1C3PI+0GI+0CI+0PI+1GI+1CI+1G15G12G11G8G7G4G3G0P15P12P11P8P7P4P3P0中組(包括四小組)加法器…………C6C5C7C10C9PI+2CI+2GI+2C11C14C13C15一級(jí)先行進(jìn)位第3組一級(jí)先行進(jìn)位第2組一級(jí)先行進(jìn)位第1組一級(jí)先行進(jìn)位第0組IEEE754標(biāo)準(zhǔn)的舍入處理就近舍入就是通常所說(shuō)的“四舍五入”多余位：10010→向最低有效位進(jìn)位多余位：01111→截尾多余位：10000→最低有效位為0：截尾；最低有效位為1，進(jìn)位朝0舍入朝數(shù)軸原點(diǎn)方向舍入（截尾）朝＋∞舍入對(duì)正數(shù)，只要多余位不全為0，則向最低有效位進(jìn)1；對(duì)負(fù)數(shù)，則是截尾朝－∞舍入對(duì)正數(shù)，截尾；對(duì)負(fù)數(shù)，只要多余位不全為0，則向最低有效位進(jìn)13.1.1存儲(chǔ)器分類半導(dǎo)體存儲(chǔ)器：用半導(dǎo)體器件組成的存儲(chǔ)器磁表面存儲(chǔ)器：用磁性材料做成的存儲(chǔ)器★按存儲(chǔ)介質(zhì)分

★按存儲(chǔ)方式分

隨機(jī)存儲(chǔ)器：任何存儲(chǔ)單元的內(nèi)容都能被隨機(jī)存取，且存取時(shí)間和存儲(chǔ)單元的物理位置無(wú)關(guān)順序存儲(chǔ)器：只能按某種順序來(lái)存取，存取時(shí)間和存儲(chǔ)單元的物理位置有關(guān)★按存儲(chǔ)器的讀寫功能分：ROM，RAM

★按信息的可保存性分：非永久記憶，永久記憶

★按在計(jì)算機(jī)系統(tǒng)中的作用分：

主存、輔存、高速緩存、控制存儲(chǔ)器3.1.3主存儲(chǔ)器的技術(shù)指標(biāo)存儲(chǔ)容量主存存儲(chǔ)容量：以字節(jié)B（Byte）為基本單位半導(dǎo)體存儲(chǔ)器芯片：以位b（Bit）為基本單位存儲(chǔ)容量以210＝1024規(guī)律表達(dá)KB，MB，GB和TB廠商常以103＝1000規(guī)律表達(dá)KB，MB，GB和TB存取時(shí)間（訪問(wèn)時(shí)間）發(fā)出讀/寫命令到數(shù)據(jù)傳輸操作完成所經(jīng)歷的時(shí)間存取周期兩次存儲(chǔ)器訪問(wèn)所允許的最小時(shí)間間隔存取周期大于等于存取時(shí)間存儲(chǔ)器帶寬（數(shù)據(jù)傳輸速率）單位時(shí)間里存儲(chǔ)器所存取的信息量

CPU對(duì)存儲(chǔ)器進(jìn)行讀/寫操作，首先由地址總線給出地址信號(hào)，然后要對(duì)存儲(chǔ)器發(fā)出讀操作或?qū)懖僮鞯目刂菩盘?hào)，最后在數(shù)據(jù)總線上進(jìn)行信息交流。所以，存儲(chǔ)器與CPU之間，要完成:①地址線的連接；②數(shù)據(jù)線的連接；③控制線的連接。

存儲(chǔ)器芯片的容量是有限的,為了滿足實(shí)際存儲(chǔ)器的容量要求，需要對(duì)存儲(chǔ)器進(jìn)行擴(kuò)展。存儲(chǔ)器與CPU連接

8K×1位擴(kuò)展組成的8K×8RAM

8

7

6

5

4

3

2

8k×1中央處理器

CPUA0A12D0::D7…位擴(kuò)展法：只加長(zhǎng)每個(gè)存儲(chǔ)單元的字長(zhǎng)，而不增加存儲(chǔ)單元的數(shù)量演示

A15A14CPUA0A13

WED0~D72:4譯碼器

CE16K×8WE

CE16K×8WE

CE16K×8WE

CE16K×8WE16K×8字?jǐn)U展法組成64K×8RAM…11100100字?jǐn)U展法：僅增加存儲(chǔ)單元的數(shù)量，而各單元的位數(shù)不變演示字位同時(shí)擴(kuò)展：2114存儲(chǔ)芯片1K×4擴(kuò)展成2K×8存儲(chǔ)器

D4--D7D3--D0A0A1…A9WECPUA10

2114CSR/W

2114CSR/W

2114CSR/W

2114CSR/W字位同時(shí)擴(kuò)展法：既增加存儲(chǔ)單元的數(shù)量，也加長(zhǎng)各單元的位數(shù)存儲(chǔ)器系統(tǒng)的存儲(chǔ)容量：M×N位使用芯片的存儲(chǔ)容量：L×K位(L≤M，K≤N)需要存儲(chǔ)器芯片個(gè)數(shù)：(M×N)/(L×K)[例]：利用2K×4位的存儲(chǔ)芯片，組成16K×8位的存儲(chǔ)器，共需要多少塊芯片？

[解]：（16K×8）/（2K×4）＝8×2＝16即：共需16塊芯片。(既需要位擴(kuò)展，又需要字?jǐn)U展）[又例]：利用1K×4位的存儲(chǔ)芯片，組成2K×8位的存儲(chǔ)器，共需要芯片數(shù)：（2K×8）/（1K×4）=2×2=4字、位同時(shí)擴(kuò)展法:刷新周期從上次對(duì)整個(gè)存儲(chǔ)器刷新結(jié)束時(shí)刻，到本次對(duì)整個(gè)存儲(chǔ)器完成全部刷新一遍為止的時(shí)間間隔一般為2ms，4ms或8ms刷新方式集中式分散式異步式刷新方式有一個(gè)4K*16的存儲(chǔ)器，用1K*4位的DRAM芯片（內(nèi)部結(jié)構(gòu)為64*16，引腳同SRAM）構(gòu)成，設(shè)讀寫周期為0.2us，問(wèn)：如采用集中刷新方式，存儲(chǔ)器刷新一遍最少用多少讀寫周期？死時(shí)間率是多少（刷新周期默認(rèn)為2ms）？答：假定T為讀寫周期，如4組同時(shí)進(jìn)行刷新，則所需刷新時(shí)間為64T。因?yàn)門單位為0.1us，2ms=2000us，則死時(shí)間率=64T/2000*100%=0.32%。如4組分別進(jìn)行刷新，則所需刷新時(shí)間為4*64T。因?yàn)門單位為0.1us，2ms=2000us，則死時(shí)間率=4*64T/2000*100%=1.28%。3.4高速存儲(chǔ)器3.4.1

雙端口存儲(chǔ)器同一個(gè)存儲(chǔ)器具有兩組相互獨(dú)立的讀寫控制線路,提供了兩個(gè)相互獨(dú)立的端口，都可以對(duì)存儲(chǔ)器中任何位置上的數(shù)據(jù)進(jìn)行獨(dú)立的存取操作3.4.2

多模塊交叉存儲(chǔ)器每個(gè)模塊各自以等同的方式與CPU傳送信息。連續(xù)地址分布在相鄰的模塊，對(duì)連續(xù)字的成塊傳送可以重疊進(jìn)行實(shí)現(xiàn)流水線并行存取3.4.3

相聯(lián)存儲(chǔ)器按內(nèi)容尋址的存儲(chǔ)器把存儲(chǔ)單元所存內(nèi)容的某一部分作為檢索項(xiàng)，去檢索該存儲(chǔ)器，并對(duì)存儲(chǔ)器中與該檢索項(xiàng)符合的存儲(chǔ)單元內(nèi)容進(jìn)行讀出或?qū)懭攵囿w交叉存儲(chǔ)器方案一：順序方式

(a)主存地址被分成高n位和低m位，高位（n）表示模塊號(hào)，低位（m位）表示塊內(nèi)地址；

(b)在一個(gè)模塊內(nèi)，程序是從低位地址連續(xù)存放；

(c)對(duì)連續(xù)單元存取，一般僅對(duì)一個(gè)模塊操作

(d)特點(diǎn)：多模塊并行工作易擴(kuò)充容量故障局部性。多體交叉存儲(chǔ)器數(shù)據(jù)總線

模塊i

模塊2n-1

模塊0模塊號(hào)塊內(nèi)地址

MAR

m位

n位并行多模塊存儲(chǔ)器結(jié)構(gòu)框圖............多體交叉存儲(chǔ)器方案二：交叉方式

(a)主存地址被分成高n位和低m位，低位（m位）表示模塊號(hào)，高位（n）表示塊內(nèi)地址；

(b)各模塊間采用多模塊交叉編址；

(c)對(duì)連續(xù)單元存取，則多個(gè)模塊并行工作

(d)特點(diǎn)：多模塊并行工作，速度快不易擴(kuò)展故障全局性。多體交叉存儲(chǔ)器

模塊i

模塊2n-1

模塊0塊內(nèi)行地址模塊號(hào)

MAR

n位

m位多模塊交叉存取存儲(chǔ)器結(jié)構(gòu)框圖............數(shù)據(jù)總線3.5

Cache存儲(chǔ)器Cache:asafeplaceforhidingorstoringthings.在相對(duì)容量較大而速度較慢的主存與高速處理器之間設(shè)置的少量但快速的存儲(chǔ)器主要目的：提高存儲(chǔ)器速度為追求高速，包括管理在內(nèi)的全部功能由硬件實(shí)現(xiàn)3.5.1Cache基本原理CPU與cache之間的數(shù)據(jù)交換以字(字節(jié))為單位Cache與主存間的數(shù)據(jù)傳送以數(shù)據(jù)塊為單位一個(gè)塊(Block)由若干字組成Cache的讀操作高速命中(Hit)：微處理器讀取主存的內(nèi)容已包含在Cache中，可以直接讀取Cache，不用訪問(wèn)主存從CPU接收地址RAY（命中hit）N（失效miss）開(kāi)始Cache中含RA？從Cache讀RA的字送CPU從主存讀含RA的塊向CPU傳送RA的字向Cache傳送含RA的主存塊結(jié)束高速失效(Miss)、缺失、未命中：微處理器讀取主存的內(nèi)容不在Cache中，需要訪問(wèn)主存讀取一個(gè)數(shù)據(jù)塊

Cache的工作原理1、Cache以塊為單位進(jìn)行操作2、當(dāng)CPU發(fā)出訪內(nèi)操作請(qǐng)求后，首先由Cache控制器判斷當(dāng)前請(qǐng)求的字是否在Cache中，若在，叫命中，否則，不命中3、

若命中：若是“讀”請(qǐng)求，則直接對(duì)Cache讀，與主存無(wú)關(guān)若是“寫”請(qǐng)求：Cache單元與主存單元同時(shí)寫（Writethrough寫）只更新Cache單元并加標(biāo)記，移出時(shí)修改主存（寫回Copyback）只寫入主存，并在Cache中加標(biāo)記，下次從MM讀出，保證正確。4、未命中時(shí)：若是“讀”請(qǐng)求，則從主存讀出所需字送CPU，且把含該字的一塊送Cache，稱“裝入通過(guò)”，若Cache已滿，置換算法；若是“寫”請(qǐng)求，直接寫入主存。Cache的命中率命中率（HitRate）：高速命中的概率h=NcNc+Nmcache/主存系統(tǒng)的平均訪問(wèn)時(shí)間ta：

ta=htc+(1-h)tm tc＝命中時(shí)的cache訪問(wèn)時(shí)間

tm＝未命中時(shí)的主存訪問(wèn)時(shí)間h＝命中率Nc＝cache完成存取的總次數(shù)Nm＝主存完成存取的總次數(shù)設(shè)r=tm/tc表示主存慢于cache的倍率tce=ta=tchtc+

(1-h)tm1h+

(1-h)r==1r+

(1-r)hCache的訪問(wèn)效率e【例5】CPU執(zhí)行一段程序時(shí)，cache完成存取的次數(shù)為1900次，主存完成存取的次數(shù)為100次，已知cache存取周期為50ns，主存存取周期為250ns，求cache/主存系統(tǒng)的效率和平均訪問(wèn)時(shí)間?！窘狻縣=Nc/(Nc+Nm)=1900/(1900+100)=0.95r=tm/tc=250ns/50ns=5e=1/(r+(1-r)h)=1/(5+(1-5)×0.95)=83.3%ta=tc/e=50ns/0.833=60ns

或者，ta=h·tc+(1-h)·tm=60nsCache結(jié)構(gòu)Cache的數(shù)據(jù)塊稱為行（線Line，槽Slot）用Li表示，其中i=0,1,…,m-1，共有m=2r行主存的數(shù)據(jù)塊稱為塊（Block）用Bj表示，其中j=0,1,…,n-1，共有n=2s塊行與塊是等長(zhǎng)的，包含k=2w個(gè)主存字字是CPU每次訪問(wèn)存儲(chǔ)器時(shí)可存取的最小單位Cache由數(shù)據(jù)存儲(chǔ)器和標(biāo)簽存儲(chǔ)器組成數(shù)據(jù)存儲(chǔ)器：高速緩存主存數(shù)據(jù)標(biāo)簽存儲(chǔ)器：保存數(shù)據(jù)所在主存的地址信息3.5.2主存與Cache的地址映射Cache通過(guò)地址映射(mapping)的方法確定主存塊與Cache行之間的對(duì)應(yīng)關(guān)系，確定一個(gè)主存塊應(yīng)該存放到哪個(gè)Cache行中全相聯(lián)映射(fullyassociativemapping)可以將一個(gè)主存塊存儲(chǔ)到任意一個(gè)Cache行直接映射(directmapping)將一個(gè)主存塊存儲(chǔ)到唯一的一個(gè)Cache行組相聯(lián)映射(setassociativemapping)可以將一個(gè)主存塊存儲(chǔ)到唯一的一個(gè)Cache組中任意一個(gè)行直接映射、2/4/8路組相聯(lián)映射使用較多全相聯(lián)映射優(yōu)點(diǎn)：命中率較高，Cache的存儲(chǔ)空間利用率高缺點(diǎn)：線路復(fù)雜，成本高，速度低直接映射優(yōu)點(diǎn)：硬件簡(jiǎn)單，容易實(shí)現(xiàn)缺點(diǎn)：命中率低，Cache的存儲(chǔ)空間利用率低組相聯(lián)映射組間采用直接映射，組內(nèi)為全相聯(lián)硬件較簡(jiǎn)單，速度較快，命中率較高3.5.3替換策略替換問(wèn)題新主存塊要進(jìn)入Cache，決定替換哪個(gè)原主存塊直接映射，只能替換唯一的一個(gè)Cache行全相聯(lián)和組相聯(lián)，需要選擇替換策略（算法）1.最不常用(LFU:least-frequentlyused)

替換使用次數(shù)最少的塊2.最近最少使用法(LRU:least-recentlyused)

本指替換近期最少使用的塊，實(shí)際實(shí)現(xiàn)的是替換最久沒(méi)有被使用的塊3.隨機(jī)法(random)

隨意選擇被替換的塊，不依賴以前的使用情況3.6

虛擬存儲(chǔ)器虛擬存儲(chǔ)器： 在主存-外存層次間 借助于磁盤輔助存儲(chǔ)器實(shí)現(xiàn) 由系統(tǒng)軟件和輔助硬件管理 以透明方式提供給用戶 一個(gè)比實(shí)際主存空間大得多的程序地址空間作用：擴(kuò)大主存容量，提高輔存訪問(wèn)速度，有效管理存儲(chǔ)系統(tǒng)虛擬：利用其他部件實(shí)現(xiàn)的本來(lái)不存在的事物或?qū)傩酝该鳎罕緛?lái)存在的事物或?qū)傩?，從某種角度看似乎不存在4.1指令系統(tǒng)的發(fā)展與性能要求指令系統(tǒng)決定了計(jì)算機(jī)的基本功能，指令系統(tǒng)的設(shè)計(jì)是計(jì)算機(jī)系統(tǒng)設(shè)計(jì)的一個(gè)核心問(wèn)題。它不僅與計(jì)算機(jī)的硬件設(shè)計(jì)緊密相關(guān)，而且直接影響到系統(tǒng)軟件設(shè)計(jì)的難易程度。完善的計(jì)算機(jī)的指令系統(tǒng)應(yīng)具備：1、完備性：一臺(tái)計(jì)算機(jī)中最基本的、必不可少的指令構(gòu)成了指令系統(tǒng)的完備性。2、有效性：指利用該指令系統(tǒng)所提供的指令編制的程序能夠產(chǎn)生高效率。高效率主要表現(xiàn)在空間和時(shí)間方面，即占用存儲(chǔ)空間小、執(zhí)行速度快。3、規(guī)整性：指令操作的對(duì)稱性和勻齊性，指令格式與數(shù)據(jù)格式的一致性。（1）對(duì)稱性：在指令系統(tǒng)中，所有寄存器和存儲(chǔ)單元都可同等對(duì)待，這對(duì)簡(jiǎn)化程序設(shè)計(jì)，提高程序的可讀性非常有用。（2）勻齊性：是指一種操作性質(zhì)的指令可以支持各種數(shù)據(jù)類型。（3）指令的格式與數(shù)據(jù)格式的一致性：指令長(zhǎng)度與數(shù)據(jù)長(zhǎng)度有一定關(guān)系，以方便存取和處理。4、兼容性：兼容性一般是指計(jì)算機(jī)的體系結(jié)構(gòu)設(shè)計(jì)基本相同，機(jī)器之間具有相同的基本結(jié)構(gòu)、數(shù)據(jù)表示和共同的基本指令集合。[例1]分析指令格式的特點(diǎn)單字長(zhǎng)二地址指令操作碼字段OP長(zhǎng)度為7位，可指定128條指令源寄存器和目標(biāo)寄存器都是通用寄存器（可分別指定16個(gè)）。兩個(gè)操作數(shù)均在寄存器中，所以是寄存器－寄存器型指令這種指令結(jié)構(gòu)常用于算術(shù)邏輯運(yùn)算類指令1597430OP

--------源寄存器目標(biāo)寄存器[例2]分析指令格式的特點(diǎn)雙字長(zhǎng)二地址指令，用于訪問(wèn)存儲(chǔ)器操作碼字段OP為6位，可以指定64種操作一個(gè)操作數(shù)在源寄存器（共16個(gè)），另一個(gè)操作數(shù)在存儲(chǔ)器中（由變址寄存器和位移量決定）,所以是寄存器－存儲(chǔ)器型指令1597430OP

--------源寄存器變址寄存器位移量(16位)

常用數(shù)據(jù)尋址方式隱含尋址：在指令中不明顯地給出操作數(shù)的地址寄存器尋址：指令中給出的操作數(shù)地址不是內(nèi)存的地址單元號(hào)，而是通用寄存器的編號(hào)。即操作數(shù)不放在內(nèi)存中，而是放在通用寄存器中立即尋址：指令的地址字段指出的不是操作數(shù)的地址，而直接是操作數(shù)本身直接尋址：在指令格式的地址字段中，直接給出操作數(shù)在內(nèi)存的地址寄存器間接尋址：指令中指定的寄存器中的內(nèi)容不是操作數(shù)，而是操作數(shù)的地址基址(寄存器相對(duì))尋址：基址寄存器的內(nèi)容加上指令中給定的形式地址(偏移量)，形成操作數(shù)的有效地址尋址方式總結(jié)立即（數(shù)）尋址存儲(chǔ)器直接尋址間接尋址變址尋址基址尋址基址加變址尋址在指令中在寄存器中在主存中在I/O端口中直接尋址寄存器間接尋址寄存器尋址寄存器間接尋址存儲(chǔ)器間接尋址4.5.1指令的分類數(shù)據(jù)傳送指令實(shí)現(xiàn)主存與寄存器之間、寄存器與寄存器之間或立即數(shù)到寄存器和主存的數(shù)據(jù)傳送算術(shù)運(yùn)算指令實(shí)現(xiàn)加、減、乘、除等運(yùn)算的指令邏輯運(yùn)算指令實(shí)現(xiàn)邏輯與、或、非、異或，以及移位等操作的指令程序控制轉(zhuǎn)移指令無(wú)條件轉(zhuǎn)移指令、有條件轉(zhuǎn)移指令、子程序調(diào)用和返回指令等輸入輸出指令CPU與外設(shè)之間傳送數(shù)據(jù)的指令5.1.1CPU的功能

★指令控制

保證機(jī)器按程序規(guī)定的順序取出執(zhí)行★操作控制

CPU產(chǎn)生每條指令所對(duì)應(yīng)的操作信號(hào)，并把各種操作信號(hào)送往相應(yīng)的部件，從而控制這些部件按指令的要求進(jìn)行動(dòng)作★時(shí)間控制

對(duì)各種操作的實(shí)施時(shí)間進(jìn)行定時(shí)★數(shù)據(jù)加工

對(duì)數(shù)據(jù)進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算處理5.1.2CPU的基本組成控制器完成對(duì)整個(gè)計(jì)算機(jī)系統(tǒng)操作的協(xié)調(diào)與指揮。

(1)控制機(jī)器從內(nèi)存中取出一條指令，并指出下一條指令在內(nèi)存中的位置；

(2)對(duì)指令進(jìn)行譯碼，并產(chǎn)生相應(yīng)的操作控制信號(hào)，送往相應(yīng)的部件，啟動(dòng)規(guī)定的動(dòng)作；

(3)指揮并控制CPU、內(nèi)存與輸入/輸出（I/O）設(shè)備之間數(shù)據(jù)流動(dòng)的方向運(yùn)算器是數(shù)據(jù)加工處理部件，所進(jìn)行的全部操作由控制器發(fā)出的控制信號(hào)指揮

(1)執(zhí)行所有的算術(shù)運(yùn)算；

(2)執(zhí)行所有的邏輯運(yùn)算，并進(jìn)行邏輯測(cè)試算術(shù)邏輯單元狀態(tài)條件寄存器程序計(jì)數(shù)器PC地址寄存器AR地址總線ABUS數(shù)據(jù)總線DBUS累加器AC存儲(chǔ)器

I/OCPUALU指令寄存器IR指令譯碼器操作控制器時(shí)序產(chǎn)生器時(shí)鐘狀態(tài)反饋取指控制執(zhí)行控制ccccc緩沖寄存器DRCPU的基本模型5.1.3

CPU中的主要寄存器

數(shù)據(jù)緩沖寄存器（DR）暫時(shí)存放由內(nèi)存讀出或?qū)懭氲闹噶罨驍?shù)據(jù)字指令寄存器（IR）保存當(dāng)前正在執(zhí)行的一條指令程序計(jì)數(shù)器（PC）確定下一條指令的地址地址寄存器（AR）保存當(dāng)前CPU所訪問(wèn)的內(nèi)存單元的地址累加寄存器（AC）最常使用的一個(gè)通用寄存器狀態(tài)條件寄存器（PSW）保存由算術(shù)和邏輯指令的結(jié)果建立的各種條件碼5.2

指令周期—讀取指令指令地址送入主存地址寄存器讀主存，讀出內(nèi)容送入指定的寄存器—分析指令—按指令規(guī)定內(nèi)容執(zhí)行指令不同指令的操作步驟數(shù)和具體操作內(nèi)容差異很大—檢查有無(wú)中斷請(qǐng)求若無(wú)，則轉(zhuǎn)入下一條指令的執(zhí)行過(guò)程形成下一條指令地址指令的執(zhí)行過(guò)程取指令執(zhí)行指令指令的執(zhí)行這里可以出現(xiàn)綜合應(yīng)用題，結(jié)合指令尋址方式與微指令的考點(diǎn)考查一條指令執(zhí)行的各個(gè)步驟。5.3.1時(shí)序信號(hào)的作用和體制

計(jì)算機(jī)的協(xié)調(diào)動(dòng)作需要時(shí)間標(biāo)志，而且需要采用多級(jí)時(shí)序體制。而時(shí)間標(biāo)志則用時(shí)序信號(hào)來(lái)體現(xiàn)。

硬布線控制器中，時(shí)序信號(hào)往往采用主狀態(tài)周期-節(jié)拍電位-節(jié)拍脈沖三級(jí)體制。主狀態(tài)周期（指令周期）：包含若干個(gè)節(jié)拍周期，可以用一個(gè)觸發(fā)器的狀態(tài)持續(xù)時(shí)間來(lái)表示節(jié)拍電位（機(jī)器周期）：表示一個(gè)CPU周期的時(shí)間，包含若干個(gè)節(jié)拍脈沖節(jié)拍脈沖（時(shí)鐘周期）：表示較小的時(shí)間單位

微程序控制器中，時(shí)序信號(hào)則一般采用節(jié)拍電位-節(jié)拍脈沖二級(jí)體制。節(jié)拍脈沖節(jié)拍電位1主狀態(tài)周期節(jié)拍電位2主狀態(tài)周期-節(jié)拍電位-節(jié)拍脈沖數(shù)據(jù)準(zhǔn)備好后，以電位的方式送觸發(fā)器控制信號(hào)來(lái)到后，用一個(gè)脈沖信號(hào)把數(shù)據(jù)裝入觸發(fā)器數(shù)據(jù)：電位控制信號(hào)：脈沖節(jié)拍電位-節(jié)拍脈沖5.3.3控制方式控制不同操作序列時(shí)序信號(hào)的方法1.同步控制方式已定的指令在執(zhí)行時(shí)所需的CPU周期（機(jī)器周期）數(shù)和時(shí)鐘周期數(shù)都固定不變。例如采用完全統(tǒng)一的機(jī)器周期執(zhí)行各種不同的指令2.異步控制方式

控制器發(fā)出某一操作控制信號(hào)后，等待執(zhí)行部件完成操作后發(fā)“回答”信號(hào)，再開(kāi)始新的操作3.聯(lián)合控制方式同步控制和異步控制相結(jié)合的方式5.8.1并行處理技術(shù)并行性（Parallelism）： 在同一時(shí)刻或是同一時(shí)間間隔內(nèi)完成兩種或兩種以上性質(zhì)相同或不相同的工作同時(shí)性（Simultaneity）：同一時(shí)刻發(fā)生的并行性并發(fā)性（Concurrency）：同一個(gè)時(shí)間間隔內(nèi)發(fā)生的并行性并行性的等級(jí)指令內(nèi)部并行：微操作之間指令級(jí)并行（ILP：InstructionLevelParallel）線程級(jí)并行（TLP：ThreadLevelParallel）程序級(jí)并行系統(tǒng)級(jí)并行：分布式系統(tǒng)、多機(jī)系統(tǒng)、機(jī)群系統(tǒng)提高并行性的技術(shù)途徑時(shí)間重疊（Time-interleaving）＝時(shí)間并行

多個(gè)過(guò)程在時(shí)間上相互錯(cuò)開(kāi)，輪流重疊地使用同一套硬件設(shè)備的各個(gè)部分資源重復(fù)（Resource-replication）＝空間并行 通過(guò)重復(fù)設(shè)置資源（尤其是硬件資源），提高性能資源共享（Resource-sharing）

使多個(gè)任務(wù)按一定時(shí)間順序輪流使用同一套硬件設(shè)備單機(jī)系統(tǒng)中并行性的發(fā)展→9.1.3指令流水線，部件冗余，分時(shí)系統(tǒng)多機(jī)系統(tǒng)中并行性的發(fā)展→9.1.4多機(jī)系統(tǒng)耦合度：松散耦合、緊密耦合流水線的特點(diǎn)流水線實(shí)際上是把一個(gè)功能部件分解成多個(gè)獨(dú)立的子功能部件（一個(gè)任務(wù)也就分成了幾個(gè)子任務(wù)，每個(gè)子任務(wù)由一個(gè)子功能部件完成），并依靠多個(gè)子功能部件并行工作來(lái)縮短所有任務(wù)的執(zhí)行時(shí)間流水線有助于提高整個(gè)程序（所有任務(wù)）的吞吐率，但并沒(méi)有減少每個(gè)指令（任務(wù)）的執(zhí)行時(shí)間流水線各個(gè)功能段所需時(shí)間應(yīng)盡量相等。否則，時(shí)間長(zhǎng)的功能段將成為流水線的“瓶頸”，會(huì)造成流水線的“阻塞”（Stall）流水線開(kāi)始需要“通過(guò)時(shí)間”(Fill)和最后需要“排空時(shí)間”(Drain)。流水線只有處理連續(xù)不斷的任務(wù)才能發(fā)揮其效率5.8.3流水線中的主要問(wèn)題流水線中存在一些相關(guān)(沖突、冒險(xiǎn)Hazard，相關(guān)、依賴Dependence，競(jìng)爭(zhēng)Competition)的情況，它使得下一條指令無(wú)法在設(shè)計(jì)的時(shí)鐘周期內(nèi)執(zhí)行。這些相關(guān)將降低流水線性能主要有三種類型的相關(guān)（沖突）結(jié)構(gòu)相關(guān)（資源沖突）：當(dāng)指令重疊執(zhí)行過(guò)程中，硬件資源滿足不了指令重疊執(zhí)行的要求數(shù)據(jù)相關(guān)（數(shù)據(jù)沖突）：在同時(shí)執(zhí)行的多條指令中，一條指令依賴前一條指令的執(zhí)行結(jié)果(數(shù)據(jù))卻無(wú)法得到控制相關(guān)（控制沖突）：流水線遇到分支指令或其他改變PC值的指令5.9RISCCPURISC的三個(gè)要素

(1)一個(gè)有限的簡(jiǎn)單的指令集

(2)CPU配備大量的通用寄存器

(3)強(qiáng)調(diào)對(duì)指令流水線的優(yōu)化5.11CPU性能評(píng)價(jià)CPU性能與3個(gè)要素有關(guān)時(shí)鐘頻率f每條指令需要的時(shí)鐘周期數(shù)CPI指令條數(shù)IN時(shí)鐘周期長(zhǎng)度t＝1/fCPU時(shí)鐘周期數(shù)Nc＝CPI×IN5.11.2性能評(píng)價(jià)標(biāo)準(zhǔn)最初：執(zhí)行單項(xiàng)操作的時(shí)間，例如：加法操作時(shí)間改進(jìn)為：平均指令執(zhí)行時(shí)間＝進(jìn)一步成為容易理解的：每秒百萬(wàn)條指令（MillionInstructionsPerSecond）同時(shí)出現(xiàn)：

MFLOPS（每秒百萬(wàn)浮點(diǎn)操作）最終形成： 測(cè)試程序（Benchmarks）CPU時(shí)間與CPU性能衡量性能最可靠的標(biāo)準(zhǔn)：真實(shí)程序的執(zhí)行時(shí)間真實(shí)程序的執(zhí)行時(shí)間 ＝CPU時(shí)間＋I(xiàn)/O操作等時(shí)間CPU時(shí)間 ＝用戶CPU時(shí)間＋系統(tǒng)CPU時(shí)間CPU性能對(duì)應(yīng)用戶CPU時(shí)間CPU時(shí)間還可細(xì)分為用戶CPU時(shí)間及系統(tǒng)CPU時(shí)間，前者表示用戶程序所花費(fèi)的CPU時(shí)間，后者表示用戶程序運(yùn)行期間操作系統(tǒng)花費(fèi)的CPU時(shí)間?！怖}8〕一臺(tái)40MHz處理器執(zhí)行標(biāo)準(zhǔn)測(cè)試程序求：CPI，MIPS和執(zhí)行時(shí)間T指令類型指令條數(shù)時(shí)鐘周期數(shù)整數(shù)運(yùn)算數(shù)據(jù)傳送浮點(diǎn)運(yùn)算控制傳送45000320001500080001222例題8解答CPI＝(45000×1＋32000×2＋15000×2＋8000×2)÷(45000＋32000＋15000＋8000)

＝1.55（時(shí)鐘周期/指令）MIPS＝f/(CPI×106)＝40×106/(1.55×106)

＝25.81(百萬(wàn)條指令/秒)T＝（45000×1＋32000×2＋15000×2＋8000×2）÷（40×106） ＝3.87×10－3（秒）6.1

總線的概念和結(jié)構(gòu)形態(tài)

總線是構(gòu)成計(jì)算機(jī)系統(tǒng)的互連機(jī)構(gòu)，是多個(gè)系統(tǒng)功能部件之間進(jìn)行數(shù)據(jù)傳送的公共通路單處理器系統(tǒng)的總線，大致分為三類：內(nèi)部總線：CPU內(nèi)部連接各寄存器及運(yùn)算部件之間的總線系統(tǒng)總線：CPU同計(jì)算機(jī)系統(tǒng)的其他高速功能部件，如存儲(chǔ)器、通道等互相連接的總線I/O總線：中低速I/O設(shè)備間互相連接的總線總線特性物理特性：物理連接方式，包括總線的根數(shù)、排列方式，總線的插頭、插座的形狀等功能特性：描述總線中每一根線的功能電氣特性：定義每一根線上信號(hào)的傳遞方向及有效電平范圍。送入CPU的信號(hào)叫輸入信號(hào)(IN)，從CPU發(fā)出的信號(hào)叫輸出信號(hào)(OUT)時(shí)間特性:定義了每根線在什么時(shí)間有效，即總線上各信號(hào)有效的時(shí)序關(guān)系為了方便各個(gè)功能部件的連接，廣泛應(yīng)用的總線都實(shí)現(xiàn)了標(biāo)準(zhǔn)化總線帶寬總線帶寬＝總線傳輸速率＝吞吐率單位時(shí)間傳輸?shù)臄?shù)據(jù)量每秒兆字節(jié)（MB/S）或每秒位（bps）總線帶寬＝傳輸?shù)臄?shù)據(jù)量÷需要的時(shí)間舉例5MHz的8086微處理器16÷（4×0.2×10-6）bps＝20×106bps＝2.5MB/S66MHz的Pentium，基本非流水線總線周期64÷2×66×106bps＝264MB/S66MHz的Pentium，2-1-1-1猝發(fā)讀周期32÷5×66×106B/S＝422.4MB/S【例1】(1)某總線在一個(gè)總線周期中并行傳送4個(gè)字節(jié)的數(shù)據(jù)，假設(shè)一個(gè)總線周期等于一個(gè)總線時(shí)鐘周期，總線時(shí)鐘頻率為33MHz，則總線帶寬是多少?(2)如果一個(gè)總線周期中并行傳送64位數(shù)據(jù)，總線時(shí)鐘頻率升為66MHz，則總線帶寬是多少?

解：(1)設(shè)總線帶寬用Dr表示，總線時(shí)鐘周期用T=1/f表示，一個(gè)總線周期傳送的數(shù)據(jù)量用D表示，根據(jù)定義可得:Dr=D/T=D×1/T=D×f=4B×33×1000000/s=132MB/s(2)64位=8BDr=D×f=8B×66×1000000/s=528MB/s

此處：1MB＝106B1.單總線結(jié)構(gòu)在單處理器的計(jì)算機(jī)中，使用一條單一的系統(tǒng)總線來(lái)連接CPU、主存和I/O設(shè)備，叫做單總線結(jié)構(gòu)。要求連接到總線上的邏輯部件必須高速運(yùn)行，以便在某些設(shè)備需要使用總線時(shí)能迅速獲得總線控制權(quán)；當(dāng)不再使用總線時(shí)，能迅速放棄總線控制權(quán)。CPU主存設(shè)備接口設(shè)備接口單總線結(jié)構(gòu)系統(tǒng)總線2.雙總線結(jié)構(gòu)

在CPU和主存之間專門設(shè)置了一組高速的存儲(chǔ)總線，使CPU可通過(guò)專用總線與存儲(chǔ)器交換信息，減輕了系統(tǒng)總線的負(fù)擔(dān)，主存仍可通過(guò)系統(tǒng)總線與外設(shè)之間實(shí)現(xiàn)DMA操作，而不必經(jīng)過(guò)CPUCPU主存設(shè)備適配器設(shè)備適配器雙總線結(jié)構(gòu)存儲(chǔ)總線系統(tǒng)總線3.三總線結(jié)構(gòu)

CPU主存設(shè)備適配器設(shè)備適配器IOPI/O總線三總線結(jié)構(gòu)系統(tǒng)總線存儲(chǔ)總線6.2

總線接口

1.串行傳送只有一條傳輸線，每次一位，按順序來(lái)傳送表示一個(gè)數(shù)碼的所有二進(jìn)制位(bit)2.并行傳送每個(gè)數(shù)據(jù)位都需要單獨(dú)一條傳輸線。二進(jìn)制數(shù)“0”或“1”在不同的線上同時(shí)進(jìn)行傳送演示演示串行通信串行通信：將數(shù)據(jù)分解成二進(jìn)制位用一條信號(hào)線，一位一位順序傳送的方式串行通信的優(yōu)勢(shì)：用于通信的線路少，因而在遠(yuǎn)距離通信時(shí)可以極大地降低成本通信協(xié)議（通信規(guī)程）：收發(fā)雙方共同遵守 解決傳送速率、信息格式、位同步、字符同步、數(shù)據(jù)校驗(yàn)等問(wèn)題串行通信適合于遠(yuǎn)距離數(shù)據(jù)傳送，也常用于速度要求不高的近距離數(shù)據(jù)傳送PC系列機(jī)上有兩個(gè)串行異步通信接口、鍵盤、鼠標(biāo)器與主機(jī)間采用串行數(shù)據(jù)傳送通信方式串行異步通信：以字符為單位進(jìn)行傳輸串行同步通信：以一個(gè)數(shù)據(jù)塊（幀）為傳輸單位，每個(gè)數(shù)據(jù)塊附加1個(gè)或2個(gè)同步字符，最后以校驗(yàn)字符結(jié)束傳輸制式全雙工：雙根傳輸線，能夠同時(shí)發(fā)送和接收半雙工：?jiǎn)胃鶄鬏斁€，不能同時(shí)發(fā)送和接收單工：?jiǎn)胃鶄鬏斁€只用作發(fā)送或只用作接收調(diào)制解調(diào)器Modem：通信線路信號(hào)與計(jì)算機(jī)數(shù)字信號(hào)相互轉(zhuǎn)換的設(shè)備演示數(shù)據(jù)傳輸速率數(shù)據(jù)傳輸速率＝比特率（BitRate）每秒傳輸?shù)亩M(jìn)制位數(shù)bps字符中每個(gè)二進(jìn)制位持續(xù)的時(shí)間長(zhǎng)度都一樣，為數(shù)據(jù)傳輸速率的倒數(shù)進(jìn)行二進(jìn)制數(shù)碼傳輸，每位時(shí)間長(zhǎng)度相等： 比特率＝波特率（BaudRate）過(guò)去，限制在50bps到9600bps之間現(xiàn)在，可以達(dá)到115200bps或更高6.3.1總線的仲裁主設(shè)備(Master)：控制總線完成數(shù)據(jù)傳輸從設(shè)備(Slave)：被動(dòng)實(shí)現(xiàn)數(shù)據(jù)交換總線仲裁：決定當(dāng)前控制總線的主設(shè)備集中仲裁：中央仲裁器負(fù)責(zé)分布仲裁：比較各個(gè)主設(shè)備仲裁號(hào)決定某一時(shí)刻，只能有一個(gè)主設(shè)備控制總線，其它設(shè)備此時(shí)可以作為從設(shè)備某一時(shí)刻，只能有一個(gè)設(shè)備向總線發(fā)送數(shù)據(jù)，但可以有多個(gè)設(shè)備從總線接收數(shù)據(jù)像素：組成圖像的最小單位，顯示器上的發(fā)光點(diǎn)點(diǎn)距：相鄰像素的距離（相同色彩點(diǎn)的距離）0.31mm、0.28mm、0.25mm……分辨率：顯示器所能表示的像素個(gè)數(shù)分辨率＝水平點(diǎn)數(shù)×垂直點(diǎn)數(shù)640×480800×6001024×7681280×1024……像素和分辨率點(diǎn)距越小，顯示的圖像越細(xì)膩分辨率越高，所能表達(dá)的圖像信息越多灰度級(jí)：黑白顯示器所顯示的像素點(diǎn)的亮暗差別,彩色顯示器所能表現(xiàn)的顏色數(shù)量(彩色深度)單色顯示器：只有兩級(jí)灰度的顯示器黑白顯示器：具有多種灰度級(jí)的黑白顯示器彩色顯示器：紅、綠、藍(lán)三色發(fā)光點(diǎn)組成灰度和彩色深度與顯示存儲(chǔ)器有關(guān)。如果使用8個(gè)二進(jìn)制位表達(dá)一個(gè)像素的灰度，則可以有256種不同的亮度。如果紅、綠、藍(lán)三色都用8個(gè)二進(jìn)制位表達(dá)，則彩色圖像就具有224（16M）種顏色，被成為真彩色灰度級(jí)越多，圖像層次感越強(qiáng)；色彩數(shù)越多，圖像越清楚逼真灰度和色彩刷新：使電子束不斷地重復(fù)掃描整個(gè)屏幕的過(guò)程不感到閃爍的刷新頻率：＞30次/秒模擬電視標(biāo)準(zhǔn)：每秒刷新50幀圖像刷新和掃描光柵掃描：光柵掃描是從上至下順序掃描整個(gè)屏幕逐行掃描隔行掃描掃描頻率：完成一幀所花時(shí)間的倒數(shù)，也叫刷新頻率(每個(gè)像素在一秒內(nèi)被刷新次數(shù))刷新頻率越高、圖像越穩(wěn)定，感覺(jué)越舒服

磁記錄方式磁記錄方式是一種編碼方法，將數(shù)字信息轉(zhuǎn)換成磁化單元?dú)w零制（RZ）：ReturntoZero正脈沖電流表示“1”，負(fù)脈沖電流表示“0”；不論記錄“0”或“1”，在記錄下一信息前，記錄電流恢復(fù)到零電流簡(jiǎn)單易行，記錄密度低，改寫磁層上的記錄比較困難，一般是先去磁后寫入。具有自同步能力（能從磁頭讀出信號(hào)中分離獲得同步/選通信號(hào)）不歸零制（NRZ）：NonReturntoZeroChange磁頭線圈始終有電流對(duì)連續(xù)記錄的“1”和“0”，寫電流的方向是不改變的。無(wú)自同步能力。

磁記錄方式見(jiàn)“1”就翻的不歸零制（NRZ1）NonReturntoZeroChangeOnOne磁頭線圈始終有電流通過(guò)。在記錄“1”時(shí)，電流改變方向，寫“0”電流保持不變。不具備自同步能力，需要引用外同步信號(hào)調(diào)相制（PM）：又稱相位編碼（PE）PhaseMudulation記錄數(shù)據(jù)“0”時(shí)，規(guī)定磁化翻轉(zhuǎn)的方向由負(fù)變?yōu)檎?，記錄?shù)據(jù)“1”時(shí)從正變?yōu)樨?fù)“0”，“1”的讀出信號(hào)相位不同，抗干擾能力強(qiáng)（磁帶多用此）。具有自同步能力

磁記錄方式調(diào)頻制（FM）FrequencyModulation記錄“1”時(shí)，不僅在位周期的中心產(chǎn)生磁化翻轉(zhuǎn)，而且在位與位之間的邊界處要翻轉(zhuǎn)一次。記錄“0”時(shí)，位周期中心不產(chǎn)生磁化翻轉(zhuǎn)，但位與位之間的邊界處要翻轉(zhuǎn)一次。

具有自同步能力。改進(jìn)調(diào)頻制（MFM）ModifiedFrequencyModulation記錄數(shù)據(jù)“1”時(shí)在位周期中心磁化翻轉(zhuǎn)一次，記錄數(shù)據(jù)“0”時(shí)不翻轉(zhuǎn)。連續(xù)兩個(gè)或兩個(gè)以上“0”時(shí)，在位周期的起始位置翻轉(zhuǎn)一次，而不是在每個(gè)位周期的起始處都翻轉(zhuǎn)。具有自同步能力記錄方式：代碼0或1的寫入電流波形數(shù)據(jù)序列10001110NRZ0NRZ1PMFMMFMI/O接口（電路）→6.2.2計(jì)算機(jī)的外圍(外部)設(shè)備多種多樣工作原理、驅(qū)動(dòng)方式、信息格式、以及工作速度方面彼此差別很大外設(shè)不能與CPU直接相連，必須經(jīng)過(guò)中間電路（I/O接口電路）再與系統(tǒng)相連I/O接口電路是位于系統(tǒng)與外設(shè)間、用來(lái)協(xié)助完成數(shù)據(jù)傳送和控制任務(wù)的邏輯電路CPU接口電路外設(shè)多種多樣的外設(shè)工作原理不同機(jī)械、電子、機(jī)電、電磁……傳送信息類型多樣數(shù)字量、模擬量、開(kāi)關(guān)量傳送速度差別極大傳送方式不盡相同串行、并行編碼方式不同二進(jìn)制、BCD碼、ASCII碼……返回I/O接口的典型結(jié)構(gòu)內(nèi)部結(jié)構(gòu)數(shù)據(jù)寄存器：保存微處理器與外設(shè)之間交換的數(shù)據(jù)狀態(tài)寄存器：保存外設(shè)當(dāng)前的工作狀態(tài)信息控制寄存器：保存微處理器控制接口電路和外設(shè)操作的有關(guān)信息外部特性面向微處理器一側(cè)的信號(hào)：與微處理器總線類似面向外設(shè)一側(cè)的信號(hào)：與外設(shè)有關(guān)示意圖I/O端口的編址I/O端口（Port）泛指I/O地址，對(duì)應(yīng)I/O接口寄存器一個(gè)接口電路可以具有多個(gè)I/O端口，每個(gè)端口用來(lái)保存和交換不同的信息數(shù)據(jù)寄存器、狀態(tài)寄存器和控制寄存器占有的I/O地址常依次被稱為數(shù)據(jù)端口、狀態(tài)端口和控制端口，用于保存數(shù)據(jù)、狀態(tài)和控制信息輸入、輸出端口可以是同一個(gè)I/O地址接口電路占用的I/O端口有兩類編排形式I/O端口單獨(dú)編址I/O端口與存儲(chǔ)器統(tǒng)一編址I/O端口與存儲(chǔ)器獨(dú)立編址將I/O端口單獨(dú)編排地址，獨(dú)立于存儲(chǔ)器地址優(yōu)點(diǎn)：I/O端口的地址空間獨(dú)立控制和地址譯碼電路相對(duì)簡(jiǎn)單專門的I/O指令使程序清晰易讀缺點(diǎn)：I/O指令沒(méi)有存儲(chǔ)器指令豐富主存空間I/O空間FFFFF0FFFF80x86采用I/O端口獨(dú)立編址I/O端口與存儲(chǔ)器統(tǒng)一編址將I/O端口與存儲(chǔ)器地址統(tǒng)一編排，共享一個(gè)地址空間優(yōu)點(diǎn)：不需要專門的I/O指令I(lǐng)/O數(shù)據(jù)存取靈活缺點(diǎn)：占去部分存儲(chǔ)器空間程序不易閱讀（在匯編語(yǔ)言級(jí)不容易區(qū)別訪問(wèn)存儲(chǔ)器和訪問(wèn)外設(shè)）主存部分I/O部分存儲(chǔ)器空間00000FFFFF8.1CPU對(duì)外圍設(shè)備的管理方式I/O控制方式主要由程序?qū)崿F(xiàn)主要由附加硬件實(shí)現(xiàn)程序查詢方式程序中斷方式DMA方式通道方式PPU方式CPU和外設(shè)之間信息交換的方式程序控制下的數(shù)據(jù)傳送通過(guò)CPU執(zhí)行程序中的I/O指令來(lái)完成傳送程序查詢方式程序中斷方式直接存儲(chǔ)器存取DMA方式外設(shè)經(jīng)DMA控制器向CPU申請(qǐng)總線，由DMA控制器利用系統(tǒng)總線完成外設(shè)和存儲(chǔ)器間的數(shù)據(jù)傳送通道方式通道(I/O處理器)管理外設(shè)，完成傳送和數(shù)據(jù)處理外圍處理機(jī)方式通道方式的進(jìn)一步發(fā)展，基本獨(dú)立于主機(jī)工作8.2程序中斷方式處理器在執(zhí)行程序過(guò)程中，被內(nèi)部或外部的事件所打斷，轉(zhuǎn)去執(zhí)行一段預(yù)先安排好的中斷服務(wù)程序；服務(wù)結(jié)束后，又返回原來(lái)的斷點(diǎn)，繼續(xù)執(zhí)行原來(lái)的程序中斷源：引起中斷的事件或原因例如：外設(shè)的數(shù)據(jù)傳送請(qǐng)求系統(tǒng)定時(shí)請(qǐng)求電源掉電等故障運(yùn)算出錯(cuò)等錯(cuò)誤程序異?；蛘{(diào)試請(qǐng)求中斷的基本概念

（1/3）1、概念：當(dāng)計(jì)算機(jī)執(zhí)行正常程序時(shí)，系統(tǒng)中出現(xiàn)某些異常情況或特殊請(qǐng)求，這些情況和請(qǐng)求可能來(lái)自計(jì)算機(jī)內(nèi)部，也可能來(lái)自計(jì)算機(jī)外部；一旦有上述事件發(fā)生，計(jì)算機(jī)執(zhí)行正常程序的狀態(tài)被中斷，就是說(shuō)，CPU要暫停它正在執(zhí)行的程序，而轉(zhuǎn)去處理所發(fā)生的事件（通常就是執(zhí)行一段特殊程序，被稱為中斷服務(wù)程序）；CPU處理完畢后，自動(dòng)返回到原來(lái)被中斷了的程序繼續(xù)運(yùn)行。中斷的基本概念

（2/3）2、與子程序調(diào)用的比較（1）相同點(diǎn)：正常程序：主程序 中斷服務(wù)程序：子程序（2）區(qū)別：（A）子程序的執(zhí)行是程序員事先安排好的； 中斷服務(wù)程序的執(zhí)行則是由隨機(jī)的中斷事件引起的，比如電源掉電、請(qǐng)求I/O數(shù)據(jù)傳送、現(xiàn)場(chǎng)報(bào)警等。（B）子程序的執(zhí)行往往與主程序有關(guān)； 中斷服務(wù)程序可能與被中斷的程序毫無(wú)關(guān)系。（C）有可能出現(xiàn)多個(gè)中斷事件同時(shí)請(qǐng)求的情況，此時(shí)，主機(jī)就需要進(jìn)行判優(yōu)，進(jìn)而決定為哪一個(gè)請(qǐng)求服務(wù)。 子程序不存在此種情況。中斷的基本概念

（3/3）3、中斷的作用(1)主機(jī)與外部設(shè)備并行工作(2)實(shí)現(xiàn)實(shí)時(shí)處理(3)硬件故障處理(4)實(shí)現(xiàn)多道程序和分時(shí)操作CPU響應(yīng)中斷的條件

（1/11）一、中斷源（1）概念：能夠引起CPU中斷的原因就是中斷源。中斷源是指形成這個(gè)原因的設(shè)備、部件或條件。（2）種類：

輸入輸出設(shè)備。系統(tǒng)中的外部設(shè)備都可以設(shè)計(jì)成為以中斷方式與主機(jī)進(jìn)行數(shù)據(jù)的交換，從而作為系統(tǒng)的中斷源。

故障與錯(cuò)誤。系統(tǒng)運(yùn)行中會(huì)出現(xiàn)諸如電源掉電、運(yùn)算出錯(cuò)、非法指令等問(wèn)題，它們也常采用中斷方式請(qǐng)求CPU立即處理。

實(shí)時(shí)時(shí)鐘。系統(tǒng)中的時(shí)鐘定時(shí)電路是必不可少的，若定時(shí)時(shí)間到，時(shí)鐘電路就可以通過(guò)中斷告知主機(jī)。

程序調(diào)試和軟件中斷。程序調(diào)試中常常采用設(shè)置中斷斷點(diǎn)的方法來(lái)觀察程序運(yùn)行是否正確；有些機(jī)器的指令系統(tǒng)設(shè)計(jì)有軟件中斷指令，利用中斷機(jī)制實(shí)現(xiàn)操作系統(tǒng)的功能調(diào)用以及調(diào)試程序。需要說(shuō)明一點(diǎn)，這類中斷是由程序員事先安排好的，和調(diào)用子程序的作用一樣，與上述由外部硬件產(chǎn)生的中斷有些不同。CPU響應(yīng)中斷的條件

（2/11）二、中斷的分類：（1）按中斷源是在主機(jī)之內(nèi)還是外分：（A）內(nèi)部中斷內(nèi)部中斷是指中斷源來(lái)自主機(jī)內(nèi)部，如運(yùn)算出錯(cuò)、程序調(diào)試和軟件中斷等；（B）外部中斷外部中斷來(lái)自主機(jī)之外，如外部設(shè)備、實(shí)時(shí)時(shí)鐘和硬件故障產(chǎn)生的中斷等。CPU響應(yīng)中斷的條件

（3/11）二、中斷的分類：（2）

按中斷對(duì)CPU的打擾情況分：（A）程序中斷

CPU要用專門的中斷服務(wù)程序?yàn)橹袛嘣捶?wù)，并且在服務(wù)前要進(jìn)行斷點(diǎn)和現(xiàn)場(chǎng)的保護(hù)，在服務(wù)后要進(jìn)行現(xiàn)場(chǎng)和斷點(diǎn)恢復(fù)的中斷。這種中斷就是一般所說(shuō)的中斷，是大多數(shù)中低速外設(shè)以及內(nèi)中斷常用的中斷方式。（B）簡(jiǎn)單中斷當(dāng)這種中斷發(fā)生時(shí)，相應(yīng)的請(qǐng)求源只是請(qǐng)求CPU的正常程序暫停一下，通常稱為總線請(qǐng)求或DMA請(qǐng)求。暫停的目的是把主存和接口的數(shù)據(jù)通路讓給請(qǐng)求源使用（即總線使用權(quán)），使得能在主存和請(qǐng)求源之間直接進(jìn)行一次數(shù)據(jù)傳送，當(dāng)這次傳送結(jié)束后，請(qǐng)求源立即把這個(gè)使用權(quán)歸還給CPU。接著運(yùn)行剛才暫停的程序，這個(gè)暫停時(shí)間通常一次一個(gè)存取周期。CPU響應(yīng)中斷的條件

（4/11）二、中斷的分類：（3）

按尋找中斷服務(wù)程序入口的實(shí)現(xiàn)方法區(qū)分：（A）向量中斷（矢量中斷）：中斷服務(wù)程序入口由中斷源自己提供。（B）

非向量中斷：入口由CPU查詢得到。CPU響應(yīng)中斷的條件

（5/11）三、中斷工作過(guò)程：1、中斷請(qǐng)求（1）中斷請(qǐng)求是中斷源向CPU發(fā)出中斷請(qǐng)求信號(hào)，要求CPU為它服務(wù)的過(guò)程。（2）何時(shí)？基本條件兩個(gè)：（A）

外設(shè)本身工作已經(jīng)完成（B）

外設(shè)被允許中斷（3）硬件支持：中斷請(qǐng)求電路，基本組成是兩個(gè)觸發(fā)器：（A）

一個(gè)反映外設(shè)工作是否完成，其形成與程序查詢的準(zhǔn)備就緒狀態(tài)標(biāo)志一樣；