一種新的和式帶隙電流源

一種新的和式帶隙電流源

近年來(lái)，隨著蛋白質(zhì)c的提高，電路的設(shè)計(jì)水平迅速提高。在數(shù)?；旌想娐泛湍M電路中，標(biāo)準(zhǔn)片的源被廣泛應(yīng)用。在某些情況下，輸出的電壓或電壓不受溫度或電力的變化的影響。標(biāo)準(zhǔn)電流源——20個(gè)國(guó)家的c電路模擬部分提供穩(wěn)定的靜態(tài)工作點(diǎn)。本文在傳統(tǒng)和式帶隙基準(zhǔn)電流源的基礎(chǔ)上,設(shè)計(jì)了一種新的和式帶隙基準(zhǔn)電流源,使電路得到簡(jiǎn)化,并且分析了其工作原理及改進(jìn)條件,為了避免失調(diào)問(wèn)題,電路并沒(méi)有使用運(yùn)算放大器,而是采用自偏置、共源共柵(cascode)結(jié)構(gòu),該結(jié)構(gòu)使得電源電壓抑制比得到了很大的提高.用Hspice仿真(采用ChartedCMOS0.35μm5VCMOS工藝),結(jié)果表明在-40～85℃溫度范圍內(nèi),具有15.2×10-6/℃的溫度系數(shù),電源電壓抑制比為-51.8dB.1傳統(tǒng)和式電流源電路傳統(tǒng)的和式帶隙基準(zhǔn)電流源基本原理如圖1所示,圖中和電流Iout=IPTAT+IPTVBE·IPTAT(acurrentproportionaltoabsolutetemperature)具有正溫度特性,IPTVBE(acurrentproportionaltoVBE)具有負(fù)溫度特性.傳統(tǒng)和式電流源的電路如圖2所示,電路由三部分組成:電流源IPTAT,電流源IPTVBE,及和電流.電流源IPTAT:主要由PNP管Q1、Q2,電阻R1和恒流源(M1、M2、M3、M4)構(gòu)成.當(dāng)M3、M4完全相同,且流過(guò)它們的電流也相等(這里可以將M1、M2設(shè)計(jì)成相同)時(shí),可以認(rèn)為M3和M4的源端電平相等(這將在下文加以說(shuō)明).則ΙΡΤAΤ=(VEB1-VEB2)/R1(1)IPTAT=(VEB1?VEB2)/R1(1)電流源IPTVBE:主要由PNP管Q3,電阻R2和恒流源(M11、M12、M13、M14)構(gòu)成.同理使M13和M14的源端電平相等.則ΙΡΤVBE=VEB3/R2(2)IPTVBE=VEB3/R2(2)和電流:IPTAT通過(guò)電流鏡放大m倍,IPTVBE通過(guò)電流鏡放大了n倍.則ΙΟUΤ=m(VEB1-VEB2)/R1+nVEB3/R2(3)IOUT=m(VEB1?VEB2)/R1+nVEB3/R2(3)2提高源電路的電壓源電路(1)vgs3-vgs4的設(shè)計(jì)在傳統(tǒng)和式帶隙基準(zhǔn)電流源的基礎(chǔ)上,對(duì)傳統(tǒng)和式帶隙基準(zhǔn)電流源進(jìn)行改進(jìn),設(shè)計(jì)了一種新的和式帶隙基準(zhǔn)電流源,設(shè)計(jì)的基本電路如圖3所示,該電路要比圖2少用了6個(gè)MOS管,1個(gè)PNP管(不包括附加電路).電流源IPTAT由Q1、Q2、R1和恒流源(M1、M2、M3、M4)組成.電流源IPTVBE由Q1、R2及相應(yīng)恒流源組成.在一般情況下,我們都希望X、Y、Z三點(diǎn)電平相等,在很多設(shè)計(jì)中通常會(huì)加一差分運(yùn)算放大器,將這些電平強(qiáng)制相等,這里通過(guò)分析設(shè)計(jì)相應(yīng)的MOS管,使這幾個(gè)點(diǎn)的電平近似相等.由圖3可以看出Y與X的電平之差為VY-VX=Vgs3-Vgs4(4)VY?VX=Vgs3?Vgs4(4)設(shè)M3的漏電流為I1,M4的漏電流為I2,M10的漏電流為I3,則Vgs3-Vtn=[2Ι1μnCo(W/L)3(1+λnVds3)]12=[μpCo(W/L)1(Vsg1+Vtp)2(1+λpVsd1)μnCo(W/L)3(1+λnVds3)]12(5)Vgs4-Vtn=[2Ι2μnCo(W/L)4(1+λnVds4)]12=[μpCo(W/L)2(Vsg2+Vtp)2(1+λpVsd2)μnCo(W/L)4(1+λnVds4)]12(6)Vgs3?Vtn=[2I1μnCo(W/L)3(1+λnVds3)]12=[μpCo(W/L)1(Vsg1+Vtp)2(1+λpVsd1)μnCo(W/L)3(1+λnVds3)]12(5)Vgs4?Vtn=[2I2μnCo(W/L)4(1+λnVds4)]12=[μpCo(W/L)2(Vsg2+Vtp)2(1+λpVsd2)μnCo(W/L)4(1+λnVds4)]12(6)μn、C0、λn、Vtn、Vtp分別為電子遷移率、單位面積柵電容、厄來(lái)電壓系數(shù)、NMOS管和PMOS管閾值電壓,設(shè)計(jì)中將M1、M2、M3、M4的溝道長(zhǎng)度設(shè)計(jì)得比較長(zhǎng),使得λpVsd1?1,λpVsd2?1,λnVds3?1,λnVds4?1λpVsd1?1,λpVsd2?1,λnVds3?1,λnVds4?1從圖中可以看出Vsg1=Vsg2,則Vgs3-Vgs4=[μpCo(Vsg1+Vtp)2μnCo]12?[(W/L)1(W/L)3-(W/L)2(W/L)4]12(7)Vgs3?Vgs4=[μpCo(Vsg1+Vtp)2μnCo]12?[(W/L)1(W/L)3?(W/L)2(W/L)4]12(7)在設(shè)計(jì)中,使(WL)1=(WL)2,(WL)3=(WL)4(WL)1=(WL)2,(WL)3=(WL)4,得到Vgs3-Vgs4=0,所以VY=VX對(duì)于Z點(diǎn)與Y點(diǎn)的電平,同樣可以得到VY-VΖ=Vgs10-Vgs4=[2μnCo]12?[Ι3(W/L)10-Ι2(W/L)4]12(8)VY?VZ=Vgs10?Vgs4=[2μnCo]12?[I3(W/L)10?I2(W/L)4]12(8)在設(shè)計(jì)中使(W/L)10=b×(W/L)4,只有當(dāng)I3=b×I2時(shí),Z點(diǎn)與Y點(diǎn)電平相等,即為電路改進(jìn)必須滿足的條件.(2)電流的輸出ln驅(qū)動(dòng)的依據(jù)在滿足X,Y,Z三點(diǎn)電平相等的條件下,設(shè)計(jì)MOS管的寬長(zhǎng)比,各路電流的大小見(jiàn)圖3.VEB2+ΙΡΤAΤ?R1=VEB1(9)VΤln(ΙΡΤAΤ/ΙS2)+ΙΡΤAΤ?R1=VΤln[(c+1)ΙΡΤAΤ/ΙS1](10)VEB2+IPTAT?R1=VEB1(9)VTln(IPTAT/IS2)+IPTAT?R1=VTln[(c+1)IPTAT/IS1](10)其中VΤ=kΤq為熱電勢(shì),IS1為Q1的反向飽和電流,IS2為Q2的反向飽和電流.Q2、Q1的發(fā)射極面積比設(shè)為n,IS2/IS1=n,故式(10)簡(jiǎn)化為ΙΡΤAΤ=VΤln(c+1)n/R1(11)ΙΡΤVBE=VEB1/R2(12)得和電流為ΙΟUΤ=aVΤln(c+1)n/R1+VEB1/R2=1R1[R1R2VEB1+aVΤln(c+1)n](13)式(13)中VEB1、VT、R1、R2的值都隨著溫度的變化而變化,而分式R1R2中R2的溫度特性與R1相抵消,式(13)無(wú)須考慮R2的溫度特性.根據(jù)溫度特性的要求對(duì)式(13)求導(dǎo)可得?ΙΟUΤ?Τ=1R1[R1R2?VEB1?Τ+aVΤΤln(c+1)n]+[R1R2VEB1+aVΤln(c+1)n]-1R21?R1?Τ(14)由電阻的溫度模型,在室溫下可得1R1?R1?Τ=ΤC1(15)TC1為電阻的一階溫度補(bǔ)償系數(shù),則?ΙΟUΤ?Τ=1R1{[R1R2VEB1+aVΤln(c+1)n](1Τ-ΤC1)-R1R21.5VΤ+Eg/qΤ}(16)Eg≈1.12eV,為硅的帶隙能量.注意以上所有的公式推導(dǎo)是基于圖3中的Y點(diǎn)與Z點(diǎn)的電平相等,為了滿足這一要求(上文已說(shuō)明),必須使IPTVBE=b·IPTAT,即要使R1R2VEB1=bVΤln(c+1)n(17)將式(17)代入式(16),得?ΙΟUΤ?Τ=1R1{[(a+b)VΤln(c+1)n](1Τ-ΤC1)-R1R21.5VΤ+Eg/qΤ}(18)通過(guò)設(shè)計(jì)MOS管尺寸的比例關(guān)系及PNP管,保證a+b、c、n為定值,在室溫下,通過(guò)調(diào)節(jié)電阻R1、R2的比例,即可得?ΙΟUΤ?Τ|Τ=ΤΝΟR=0.將式(17)代入式(13),得輸出電流ΙΟUΤ=1R1[(a+b)VΤln(c+1)n](19)對(duì)于式(17)ln[(c+1)VΤln(c+1)n]/R1ΙS1=[R2R1ln(c+1)n]b(20)式(20)中,在室溫下,除R1和b外,其余各變量都為定值,則對(duì)于某一b值必有一R1值與其對(duì)應(yīng),由式(19)可以看出,輸出電流的大小由R1決定,因此,在保證a+b為定值的條件下,通過(guò)改變b值來(lái)改變R1,從而改變輸出電流IOUT.(3)hartedc10.33用Hspice對(duì)改進(jìn)的電路和傳統(tǒng)電路進(jìn)行仿真(采用ChartedCMOS0.35μm5V工藝),仿真結(jié)果見(jiàn)表1,可以看出電路改進(jìn)后,電路結(jié)構(gòu)得到了簡(jiǎn)化,功耗減小,但溫度特性和電源電壓抑制比并沒(méi)有改變.3帶隙基準(zhǔn)電流源電路在很多帶隙基準(zhǔn)電壓源、電流源的設(shè)計(jì)中,電路中通常包括運(yùn)算放大器,但運(yùn)算放大器存在失調(diào)電壓,同時(shí)其電源電壓抑制比在很大程度上受限于運(yùn)算放大器,因而會(huì)使得帶隙基準(zhǔn)電壓源、電流源電路的性能指標(biāo)的進(jìn)一步提高受到很大限制.這里不用運(yùn)算放大器,而在設(shè)計(jì)的改進(jìn)電路的基礎(chǔ)上設(shè)計(jì)了一種自偏置、共源共柵(cascode)結(jié)構(gòu)的帶隙基準(zhǔn)電流源電路.設(shè)計(jì)的實(shí)際電路如圖4所示,電路采用自偏置、共源共柵(cascode)結(jié)構(gòu),不僅能在電路工作狀態(tài)下保證X、Y、Z三點(diǎn)的電平更接近相等,還能使輸出電流IOUT具有較高的電源電壓抑制比.(1)帶隙電路電流源設(shè)計(jì)該基準(zhǔn)電流源由三部分組成:啟動(dòng)電路、帶隙電路和電流輸出級(jí).啟動(dòng)電路電路通電前,所有工作點(diǎn)都為低電平.電路剛通電時(shí),MOS管M25、M26截止,M24導(dǎo)通,P點(diǎn)電位立即被拉上去,M27導(dǎo)通,有電流從MOS管M1、M3以及M27中流過(guò),電路中的工作點(diǎn)會(huì)立即建立起來(lái).電路穩(wěn)定工作后,M24、M26形成一通路,在設(shè)計(jì)中,M24的長(zhǎng)比寬大得多,流過(guò)M24、M26的電流會(huì)很小,使得P點(diǎn)電平很低,通常為15mV,這樣M27截止,啟動(dòng)電路不起作用.帶隙電路電流源IPTAT由Q1、Q2、R1和恒流源(M1,M2,M3,M4,M5,M6,M7,M8)構(gòu)成.在設(shè)計(jì)中必須使X、Y、Z三點(diǎn)電平相等.ΙΡΤAΤ=(VΤln20)/R1(21)電流源IPTVBE由Q1、R2和恒流源(M6,M8,M18,M19等)構(gòu)成.ΙΡΤVBE=VEB1/R2(22)電流輸出級(jí)電流IPTAT和IPTVBE在M20的漏端疊加,通過(guò)電流鏡(M20,M21,M22,M23)后輸出.ΙΟUΤ=52(VΤln20)/R1+VEB1/R2(23)(2)模型材料中溫度系數(shù)對(duì)所設(shè)計(jì)的帶隙電流源進(jìn)行Hspice仿真(采用ChartedCMOS0.35μm5V工藝).(a)溫度特性測(cè)試條件:溫度從-40℃變化到85℃,電源電壓為5V.根據(jù)模擬結(jié)果圖5,可以看出,對(duì)于tt模型,當(dāng)溫度在25℃左右時(shí),輸出電流具有零溫度系數(shù);低于25℃時(shí),輸出電流具有負(fù)溫度系數(shù);高于25℃時(shí),具有正溫度系數(shù).根據(jù)模擬結(jié)果測(cè)得典型溫度點(diǎn)處的電流分別為Τ=25℃,Ιout=104.90μA；Τ=-40℃?Ιout=105.10μA；Τ=85℃?Ιout=105.10μA根據(jù)各溫度的電流值,計(jì)算得溫度系數(shù):TC=15.2×10-6/℃,并且工藝庫(kù)的其他4種模型溫度系數(shù)如圖5所示,可以看到在ff模型時(shí),溫度系數(shù)為19.0×10-6/℃;ss模型時(shí),溫度系數(shù)為16.0×10-6/℃;fs模型時(shí),溫度系數(shù)為14.5×10-6/℃;sf模型時(shí),溫度系數(shù)為19.0×10-6/℃.(b)電源電壓抑制比特性測(cè)試條件:電源電壓從2V變化到8V,溫度為室溫25℃.tt模型的模擬結(jié)果見(jiàn)圖6,電源電壓Vdd從4.5V變化到5.5V時(shí),輸出電流Iout從104.79μA變化到105.06μA,輸出電流的變化范圍很小,計(jì)算得電源電壓抑制比為-51.8dB.在相同條件下,對(duì)改進(jìn)電路(圖3)進(jìn)行仿真,如圖7所示,計(jì)算得電源電壓抑制比為-33.9dB,比較圖6和7,可以看出,采用自偏置的共源共柵結(jié)構(gòu)可以