




版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
EDA實驗報告電科133-27-李玲玲實驗一:“四選一“多路選擇器一、實驗目的通過實驗讓顧客逐步理解、熟悉和掌握FPGA開發(fā)軟件QuartusⅡ的使用辦法及VHDL的編程辦法。二、實驗內(nèi)容描述一種“四選一“多路選擇器,通過實驗實現(xiàn)一種四選一的多路選擇器,觀察其波形圖,實現(xiàn)四選一的原理三、實驗原理a,b,c,d是四個輸入端口,s1和s0為通道選擇控制信號端,y為輸出端。當s1和s0取值分別為00,01,10和11時,輸出端y將分別輸出來自輸入口a,b,c,d4個輸入口分別輸入不同頻率信號時,針對選通控制端s1,s0的不同電平選擇,則輸出端y有對應的信號輸出。四、實驗環(huán)節(jié)1)使用QuartusⅡ建立工程打開QuartusⅡ軟件并建立工程;建立圖形設計文獻;建立文本編輯文獻;2)QuartusⅡ工程設計在VHDL文獻中編寫源程序,從設計文獻創(chuàng)立模塊,將led.bsf模塊添加到QuartusⅡ頂層模塊,添加引腳和其它基本單元3)設立編譯選項并編譯硬件系統(tǒng)設立編譯選項,編譯硬件系統(tǒng),查看編譯報告,下載硬件設計到目的FPGA五、實驗參考程序LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYledISPORT(a,b,c,d:INSTD_LOGIC;s0,s1:INSTD_LOGIC;y:OUTSTD_LOGIC);ENDENTITYled;ARCHITECTUREBHVOFledISSIGNALS:STD_LOGIC_VECTOR(1DOWNTO0);BEGINS<=s1&s0;PROCESS(s1,s0)BEGINCASE(S)ISWHEN"00"=>y<=a;WHEN"01"=>y<=b;WHEN"10"=>y<=c;WHEN"11"=>y<=d;WHENOTHERS=>NULL;ENDCASE;ENDPROCESS;ENDARCHITECTUREBHV;六、實驗總結(jié)實驗二:I/O控制實驗一、實驗目的通過此實驗讓顧客進一步理解、熟悉和掌握CPLD/FPGA開發(fā)軟件的使用辦法及VHDL的編程辦法,并熟悉以VHDL文獻為頂層模塊的設計;學好并體會分支條件語句case的使用辦法及FPGAI/O的輸入/輸出控制。二、實驗內(nèi)容SmartSOPC實驗箱上完畢8個按鍵KEY1-KEY8和8個發(fā)光二極管LED1-LED8。本實驗內(nèi)容是規(guī)定在SmartSOPC實驗箱上完畢對8個按鍵KEY1-KEY8進行監(jiān)控,一旦有鍵入則判斷其鍵值,并點亮對應的發(fā)光二極管。例如:若KEY3按下,則點亮LED1-LED3發(fā)光管。三、實驗原理SmartSOPC實驗箱8個發(fā)光二極管LED1-LED8的電路原理如圖2.44所示,芯片輸出后通過串連一種限流電阻和一種發(fā)光二極管構(gòu)成,發(fā)光管采用共陽接法,減少芯片引腳的輸出功率??刂埔_為低電平時,LED點亮;控制引腳為高電平時,LED不亮;SmartSOPC實驗箱8個按鍵KEY1-KEY8的電路原理圖如圖2.45所示,芯片輸入通過串聯(lián)一種限流電阻和一種按鍵開關(guān)構(gòu)成,開關(guān)采用共陰接法,減少系統(tǒng)的運行功率。按鈕按下時,輸入引腳為低電平,度數(shù)為0;按鈕懸空時,輸入引腳為高電平,度數(shù)為1。FPGA的全部I/O引腳單獨配備為輸入口,但是這種配備是系統(tǒng)自動完畢的。當該I/O口被設立為輸入口使用時,該I/O控制模塊將直接使三態(tài)緩沖區(qū)的控制端接地,使得該I/O引腳對外呈高阻態(tài),這樣該I/O引腳即可用作專用輸入引腳。對的分派并鎖定引腳后,一旦在KEY1-KEY8中有鍵輸入,即可在檢測到鍵盤輸入的狀況下,繼續(xù)判斷其鍵盤值并作出對應的解決。四、實驗環(huán)節(jié)1)建立一種新的工程,編寫VHDL程序代碼;2)實驗箱配備引腳如表2.2,在引腳適配過程中配備對應的引腳;表2.2引腳鎖定辦法信號引腳IC6
IC12EDA
led[0]505050led[1]535353led[2]545454led[3]555555led[4]176176176led[5]474747led[6]484848led[7]494949key[0]121121121key[1]122122122key[2]123123123key[3]124124124key[4]143143143key[5]141141141key[6]158158158key[7]1561561563)點擊綜合按鍵,對系統(tǒng)進行綜合;4)取出SmartSOPC實驗箱,將實驗箱上的JP6的LED0-LED7、LED1-LED8分別與FPGA引腳50、53-55、176和47-49相連,并接通電源;5)將程序下載到實驗箱,并進行實驗,觀察實驗成果,并分析其因素。五、實驗參考程序LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_Arith.ALL;USEIEEE.STD_LOGIC_Unsigned.ALL;ENTITYkeyledISPORT(key:INSTD_LOGIC_VECTOR(7DOWNTO0);led:OUTSTD_LOGIC_VECTOR(7DOWNTO0));END;ARCHITECTUREoneOFkeyledISSIGNALled_r:STD_LOGIC_VECTOR(7DOWNTO0);SIGNALbuffer_r:STD_LOGIC_VECTOR(7DOWNTO0);BEGINled<=led_r;PROCESS(key,buffer_r)BEGINbuffer_r<=key;CASEbuffer_rISWHEN"11111110"=>led_r<="11111110";WHEN"11111101"=>led_r<="11111101";WHEN"11111011"=>led_r<="11111011";WHEN"11110111"=>led_r<="11110111";WHEN"11101111"=>led_r<="11101111";WHEN"11011111"=>led_r<="11011111";WHEN"10111111"=>led_r<="10111111";WHEN"01111111"=>led_r<="01111111";WHENOTHERS=>led_r<="11111111";ENDCASE;ENDPROCESS;END;六、實驗思考1)通過按鍵單獨控制對應的LED燈,例如Key1按下,LED1點亮;Key1松開,LED1熄滅。參考程序以下:LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_Arith.ALL;USEIEEE.STD_LOGIC_Unsigned.ALL;ENTITYkeyledISPORT(key:INSTD_LOGIC_VECTOR(7DOWNTO0);led:OUTSTD_LOGIC_VECTOR(7DOWNTO0));END;ARCHITECTUREoneOFkeyledISSIGNALled_r:STD_LOGIC_VECTOR(7DOWNTO0);SIGNALbuffer_r:STD_LOGIC_VECTOR(7DOWNTO0);BEGINled<=led_r;PROCESS(key,buffer_r)BEGINbuffer_r<=key;IF(buffer_r(0)='0')THENled_r(0)<='0';elseled_r(0)<='1';ENDIF;IF(buffer_r(1)='0')THENled_r(1)<='0';elseled_r(1)<='1';ENDIF;IF(buffer_r(2)='0')THENled_r(2)<='0';elseled_r(2)<='1';ENDIF;IF(buffer_r(3)='0')THENled_r(3)<='0';elseled_r(3)<='1';ENDIF;IF(buffer_r(4)='0')THENled_r(4)<='0';elseled_r(4)<='1';ENDIF;IF(buffer_r(5)='0')THENled_r(5)<='0';elseled_r(5)<='1';ENDIF;IF(buffer_r(6)='0')THENled_r(6)<='0';elseled_r(6)<='1';ENDIF;IF(buffer_r(7)='0')THENled_r(7)<='0';elseled_r(7)<='1';ENDIF;ENDPROCESS;END;七、實驗總結(jié)實驗三:數(shù)碼管顯示實驗一、實驗目的學習7段數(shù)碼管顯示譯碼器的設計,進一步理解、熟悉和掌握FPGA開發(fā)軟件QuartusⅡ的使用辦法及VHDL的編程辦法。二、實驗內(nèi)容SmartSOPC實驗箱上有兩個4位動態(tài)共陽數(shù)碼管LED12和LED13。本實驗的內(nèi)容是建立7段譯碼顯示模塊,用于控制LED數(shù)碼管的動態(tài)顯示。規(guī)定在SmartSOPC實驗箱上的數(shù)碼管循環(huán)依次顯示0-9,A-F共16個字符。三、實驗原理數(shù)碼管LED顯示是工程項目中使用較廣的一種輸出顯示顯示屏件。常見的數(shù)碼管有共陰和共陽兩種。共陰數(shù)碼管是將8個發(fā)光二極管的陰極連接在一起作為公共端,而共陽數(shù)碼管是將8個發(fā)光二極管的陽極連接在一起作為公共端。公共端常稱為位碼,而其它8位稱為段碼。如圖2.46所示為共陽數(shù)碼管及其電路,數(shù)碼管有8個段分別為:h、g、f、e、d、c、b、a和a(h為小數(shù)點),只要公共端為高電平“1”,某個段輸出低電平“0”則對應的段就亮。例如,數(shù)碼管的8個段h、g、f、e、d、c、b、a分別接,1、0、1、0、0、1、0、0數(shù)碼管就顯示“2”。其硬件原理圖如圖2.46所示。其中8個位碼DIG0—DIG7和8位段碼SEGO-SEG7分別與FPGA對應的引腳相連。這樣,只要DIG0-DIG7上始終輸出低電平“0",則8個數(shù)碼管將顯示相似的數(shù)碼(由于8個LED數(shù)碼管的段碼線分別接到了同一引腳上),這樣8位動態(tài)LED數(shù)碼管變成了靜態(tài)LED。本實驗通過分頻進程int_div分頻得到1hz的頻率信號,分頻后的信號觸發(fā)4位計數(shù)器的時鐘輸入端,計數(shù)循環(huán)輸出0一9、A一F共16個數(shù)。最后通過七段譯碼進程譯碼后在數(shù)碼管上顯示出來。四、實驗環(huán)節(jié)1)建立一種新的工程,編寫VHDL程序代碼;2)實驗箱配備引腳如表2.3,在引腳適配過程中配備對應的引腳;表2.3引腳鎖定辦法信號引腳IC6IC12EDAseg[0]169169169seg[1]170170170seg[2]167167167seg[3]168168168seg[4]165165165seg[5]166166166seg[6]163163163seg[7]164164164dig[0]160160160dig[1]159159159dig[2]152162162dig[3]161161161dig[4]204236215dig[5]199237216dig[6]198238213dig[7]205239214clock2828283)點擊綜合按鍵,對系統(tǒng)進行綜合;4)取出SmartSPOC實驗箱,接通電源;5)將程序下載到實驗箱,并進行實驗,觀察實驗成果,并分析其因素。五、實驗參考程序LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;USEIEEE.STD_LOGIC_ARITH.ALL;ENTITYSLEDsISPORT(clk:INSTD_LOGIC;dig:OUTSTD_LOGIC_VECTOR(7DOWNTO0);seg:OUTSTD_LOGIC_VECTOR(7DOWNTO0));END;ARCHITECTUREONEOFSLEDsISSIGNALCounter:IntegerSIGNALclk1:STD_LOGIC;SIGNALd:STD_LOGIC_VECTOR(3DOWNTO0);SIGNALseg_r:STD_LOGIC_VECTOR(7DOWNTO0);BEGINPROCESS(clk)BEGINIF(clk'EVENTANDclk='1')THENIFCounter=48000000-1THENcounter<=0;clk1<=Notclk1;ELSECounter<=Counter+1;ENDIF;ENDIF;ENDPROCESS;PROCESS(clk1)BEGINIF(CLK1'EVENTANDclk1='1')THENd<=d+1;ENDIF;ENDPROCESS;PROCESS(d)BEGINCASEdISWHENX"0"=>seg_r<=X"c0";--0WHENX"1"=>seg_r<=X"f9";--1WHENX"2"=>seg_r<=X"a4";--2WHENX"3"=>seg_r<=X"b0";--3WHENX"4"=>seg_r<=X"99";--4WHENX"5"=>seg_r<=X"92";--5WHENX"6"=>seg_r<=X"82";--6WHENX"7"=>seg_r<=X"f8";--7WHENX"8"=>seg_r<=X"80";--8WHENX"9"=>seg_r<=X"90";--9WHENX"a"=>seg_r<=X"88";--aWHENX"b"=>seg_r<=X"83";--bWHENX"c"=>seg_r<=X"c6";--cWHENX"d"=>seg_r<=X"a1";--dWHENX"e"=>seg_r<=X"86";--eWHENX"f"=>seg_r<=X"8e";--fWHENOTHERS=>SEG_R<=X"FF";ENDCASE;ENDPROCESS;seg<=seg_r;DIG<="10101010";END;六、思考題實現(xiàn)數(shù)碼管的動態(tài)顯示,即8個數(shù)碼管分別顯示0-7共八個數(shù)。參考程序以下:LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;USEIEEE.STD_LOGIC_ARITH.ALL;ENTITYSLEDsISPORT(clk:INSTD_LOGIC;dig:OUTSTD_LOGIC_VECTOR(7DOWNTO0);seg:OUTSTD_LOGIC_VECTOR(7DOWNTO0));END;ARCHITECTUREONEOFSLEDsISSIGNALCounter:IntegerSIGNALclk1:STD_LOGIC;SIGNALd:STD_LOGIC_VECTOR(3DOWNTO0);SIGNALf:STD_LOGIC_VECTOR(3DOWNTO0):="0000";SIGNALseg_r:STD_LOGIC_VECTOR(7DOWNTO0);BEGINPROCESS(clk)BEGINIF(clk'EVENTANDclk='1')THENIFCounter=24000000-1THENcounter<=0;clk1<=Notclk1;ELSECounter<=Counter+1;ENDIF;ENDIF;ENDPROCESS;PROCESS(clk1)BEGINIF(CLK1'EVENTANDclk1='1')THENd<=d+1;f<=f+1;ENDIF;ENDPROCESS;PROCESS(f)BEGINCASEfISWHENX"0"=>seg_r<=X"c0";--0WHENX"1"=>seg_r<=X"f9";--1WHENX"2"=>seg_r<=X"a4";--2WHENX"3"=>seg_r<=X"b0";--3WHENX"4"=>seg_r<=X"99";--4WHENX"5"=>seg_r<=X"92";--5WHENX"6"=>seg_r<=X"82";--6WHENX"7"=>seg_r<=X"f8";--7WHENX"8"=>seg_r<=X"80";--8WHENX"9"=>seg_r<=X"90";--9WHENX"a"=>seg_r<=X"88";--aWHENX"b"=>seg_r<=X"83";--bWHENX"c"=>seg_r<=X"c6";--cWHENX"d"=>seg_r<=X"a1";--dWHENX"e"=>seg_r<=X"86";--eWHENX"f"=>seg_r<=X"8e";--fWHENOTHERS=>SEG_R<=X"FF";ENDCASE;ENDPROCESS;PROCESS(d)BEGINCASEdISWHENX"0"=>dig<="01111111";--0WHENX"1"=>dig<="10111111";--1WHENX"2"=>dig<="11011111";--2WHENX"3"=>dig<="11101111";--3WHENX"4"=>dig<="11110111";--4WHENX"5"=>dig<="11111011";--5WHENX"6"=>dig<="11111101";--6WHENX"7"=>dig<="11111110";--7WHENOTHERS=>dig<=X"FF";ENDCASE;ENDPROCESS;seg<=seg_r;END;七、實驗總結(jié)實驗四:計數(shù)器實驗一、實驗目的學習計數(shù)器的設計、方陣、和硬件測試,進一步熟悉VHDL的編程辦法。二、實驗內(nèi)容本實驗的內(nèi)容是運用QuartusⅡ建立一種含計數(shù)使能、異步復位的4位加法計數(shù)器,并進行仿真測試。最后在SmartSOPC實驗箱上進行硬件測試,由KEY1控制計數(shù)器使能ena并由LED1批示,KEY2控制復位端rst并由LED2批示。今晚ie輸出由LED8批示,計數(shù)值由數(shù)碼管批示。時鐘clk由分頻模塊int_div分頻得到4hz的信號。三、實驗原理如圖2.47所示是一種含計數(shù)使能、異步復位的4位加法計數(shù)器,圖中間是4位鎖存器;key2是異步清零信號,低電平有效;clk是鎖存信號;當key2為1時使能鎖存器。四、實驗環(huán)節(jié)1)建立一種新的工程,編寫VHDL程序代碼;2)實驗箱配備引腳如表2.4,在引腳適配過程中配備對應的引腳;表2.4引腳鎖定辦法信號引腳IC6IC12EDAseg[0]169169169seg[1]170170170seg[2]167167167seg[3]168168168seg[4]165165165seg[5]166166166seg[6]163163163seg[7]164164164dig[0]160160160dig[1]159159159dig[2]162162162dig[3]161161161dig[4]204236215dig[5]199237216dig[6]198238213dig[7]205239214led1505050led2535353led8494949key1121121121key2122122122clock2828283)點擊綜合按鍵,對系統(tǒng)進行綜合;4)取出SmartSPOC實驗箱,將led1、led2、led8、key1、key2的短路帽接上,接通電源;5)將程序下載到實驗箱,并進行實驗,觀察實驗成果,并分析其因素。五、實驗參考程序LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_Unsigned.ALL;USEIEEE.STD_LOGIC_Arith.ALL;ENTITYcnt_4bISPORT(clock,rst,ena:INSTD_LOGIC;dout:OUTSTD_LOGIC_VECTOR(3DOWNTO0);cout:OUTSTD_LOGIC);END;ARCHITECTUREoneOFcnt_4bISSIGNALcnt:STD_LOGIC_VECTOR(3DOWNTO0);BEGINdout<=cnt;cout<=cnt(3)andcnt(2)andcnt(1)andcnt(0);PROCESS(clock,rst,ena)BEGINIFrising_edge(clock)THENIFrst='0'THENcnt<="0000";ELSifena='1'THENCNT<=cnt+1;ENDIF;ENDIF;ENDPROCESS;ENDARCHITECTUREONE;LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_Unsigned.ALL;USEIEEE.STD_LOGIC_Arith.ALL;ENTITYdecl7sISPORT(d:INSTD_LOGIC_VECTOR(3DOWNTO0);seg:OUTSTD_LOGIC_VECTOR(7DOWNTO0));END;ARCHITECTUREONEOFdecl7sISSIGNALseg_r:STD_LOGIC_VECTOR(7DOWNTO0);BEGINseg<=seg_r;PROCESS(d)BEGINCASEdISWHENX"0"=>seg_r<=X"c0";WHENX"1"=>seg_r<=X"f9";WHENX"2"=>seg_r<=X"a4";
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 物理基礎試題及答案
- (教研室提供)2025屆山東省肥城市高三高考適應性測試政治試題(一)
- 2025辦公室租賃合同協(xié)議書樣本
- 2025物流服務合同協(xié)議書樣本
- 2025年中國水果面膜行業(yè)市場前景預測及投資價值評估分析報告
- 2025年中國雙吸泵行業(yè)市場前景預測及投資價值評估分析報告
- JNJ525-生命科學試劑-MCE
- Darapladib-Standard-SB-480848-Standard-生命科學試劑-MCE
- 3-4-Dibromo-Mal-PEG4-Acid-生命科學試劑-MCE
- 2025年中考化學化學方程式計算技巧試卷
- DL∕T 516-2017 電力調(diào)度自動化運行管理規(guī)程
- 2024北京西城區(qū)初一(下)期末歷史試題及答案
- 湖南定額說明及計算規(guī)則
- DZ∕T 0399-2022 礦山資源儲量管理規(guī)范(正式版)
- 2024糖尿病酮癥酸中毒診斷和治療課件
- 舞臺燈具檢測報告
- 中國傳統(tǒng)藝術(shù)-篆刻、書法、水墨畫體驗與欣賞(黑龍江聯(lián)盟)智慧樹知到期末考試答案2024年
- MOOC 計算機系統(tǒng)局限性-華東師范大學 中國大學慕課答案
- 24春國家開放大學《行政管理實務》形考任務1-4參考答案
- 七年級歷史下學期全冊知識點復習
- 門診護士培訓課件
評論
0/150
提交評論