微處理器系統(tǒng)結構與嵌入式系統(tǒng)設計（第2版） 第5章答案

本文格式為Word版，下載可任意編輯——微處理器系統(tǒng)結構與嵌入式系統(tǒng)設計（第2版）第5章答案5.10用16K×1位的DRAM芯片組成64K×8位存儲器，要求：(1)畫出該存儲器的組成規(guī)律框圖。

(2)設存儲器讀/寫周期為0.5μS,CPU在1μS內至少要訪問一次。試問采用哪種刷新方式比較合理？兩次刷新的最大時間間隔是多少？對全部存儲單元刷新一遍所需的實際刷新時間是多少？

（1）組建存儲器共需DRAM芯片數N=（64K*8）/（16K*1）=4*8（片）。

每8片組成16K×8位的存儲區(qū)，A13~A0作為片內地址，用A15、A14經2:4譯碼器產生片選信號

，規(guī)律框圖如下（圖有誤：應當每組8片，每片數據線為1根）

（2）設16K×8位存儲芯片的陣列結構為128行×128列，刷新周期為2ms。由于刷新每行需0.5μS，則兩次（行）刷新的最大時間間隔應小于：

為保證在每個1μS內都留出0.5μS給CPU訪問內存，因此該DRAM適合采用分散式或異步式刷新方式，而不能采用集中式刷新方式。

?若采用分散刷新方式，則每個存儲器讀/寫周期可視為1μS，前0.5μS用于讀寫，后0.5μS用于刷新。相當于每1μS刷新一行，刷完一遍需要128×1μS＝128μS，滿足刷新周期小于2ms的要求；

?若采用異步刷新方式，則應保證兩次刷新的時間間隔小于15.5μS。如每隔14個讀寫周期刷新一行，相當于每15μS刷新一行，刷完一遍需要128×15μS＝1920μS，滿足刷新周期小于2ms的要求；

需要補充的知識：

刷新周期：從上一次對整個存儲器刷新終止到下一次對整個存儲器全部刷新一遍為止的時間間隔。刷新周期尋常可以是2ms，4ms或8ms。

DRAM一般是按行刷新，常用的刷新方式包括：

?集中式：正常讀/寫操作與刷新操作分開進行，刷新集中完成。

特點：存在一段中止讀/寫操作的死時間，適用于高速存儲器。

（DRAM共128行，刷新周期為2ms，讀/寫/刷新時間均為0.5μS）

?分散式：一個存儲系統(tǒng)周期分成兩個時間片，分時進行正常讀/寫操作和刷新操作。

特點：不存在中止讀/寫操作的死時間，但系統(tǒng)運行速度降低。

（DRAM共128行，刷新周期為128μs，tm＝0.5μS為讀/寫時間，tr＝0.5μS為刷新時間，

tc＝1μS為存儲周期）

?異步式：前兩種方式的結合，每隔一段時間刷新一次，只需保證在刷新周期內對整

個存儲器刷新一遍。

5.11若某系統(tǒng)有24條地址線，字長為8位，其最大尋址空間為多少？現用SRAM2114(1K*4)存儲芯片組成存儲系統(tǒng)，試問采用線選譯碼時需要多少個2114存儲芯片？

該存儲器的存儲容量=224*8bit=16M字節(jié)需要SRAM2114(1K*4)存儲芯片數目：14*2=28片

5.12在有16根地址總線的機系統(tǒng)中畫出以下狀況下存儲器的地址譯碼和連接圖。

（1）采用8K*1位存儲芯片，形成64KB存儲器。（2）采用8K*1位存儲芯片，形成32KB存儲器。（3）采用4K*1位存儲芯片，形成16KB存儲器。

由于地址總線長度為16，故系統(tǒng)尋址空間為2?8?64K?8bit

（1）8K*1位存儲芯片地址長度為13，構成64KB存儲器需要8組，每組8個8K*1位存儲芯片，地址譯碼表為：

16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A00000000010010100100110111001000101010101010101000000000000111111111111000000000000111111111111000000000000111111111111000000000000111111111111000000000000111111111111000000000000111111111111000000000000111111111111000000000000111111111111第一組0000H~地址范圍1FFFH其次組2000H~地址范圍3FFFH第三組4000H~地址范圍5FFFH共需8片8K*1位存儲第五組8000H~芯片地址范圍9FFFH紅色為片選第四組6000H~地址范圍7FFFH第六組0A000H~101地址范圍0BFFFH101第七組0C000H~110地址范圍0DFFFH110第八組0E000H~111地址范圍0FFFFH111其連線圖如下：

CSQ0Q1Q2Q3Q4Q5Q6Q774LS138ENA15A14A13CBAA0~A12ABRDWR8CSABRDDWR7CS...DABRDWR2CSABRDDWR1CSD8K*1位存儲芯片數據總線D

（2）8K*1位存儲芯片地址長度為13，構成32KB存儲器需要4組，每組8個8K*1位存儲芯片，地址譯碼表為：

A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A000000000100101001001101101010101000000000000111111111111000000000000111111111111000000000000111111111111000000000000111111111111第一組0000H~地址范圍1FFFH其次組共需4片8K*1位存儲地址范圍第三組芯片紅色為片選地址范圍2000H~3FFFH4000H~5FFFH第四組6000H~地址范圍7FFFH其連線圖如下：

CSQ0Q1Q2Q3Q4Q5Q6Q774LS138ENA15A14A13CBAA0~A12ABRDWR4CSABRDDWR3CSABRDDWR2CSABRDDWR1CSD8K*1位存儲芯片數據總線D

（3）4K*1位存儲芯片地址長度為12，構成16KB存儲器需要4組，每組8個4K*1位存儲芯片，地址譯碼表為：

A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A000000000000000100100100100110011000000000000111111111111000000000000111111111111000000000000111111111111000000000000111111111111第一片0000H~地址范圍0FFFH其次片共需4片4K*1位存儲地址范圍第三片芯片紅色為片選地址范圍1000H~1FFFH2000H~2FFFH第四片3000H~地址范圍3FFFH其連線圖如下：

方案一：

CSQ0Q1Q2Q3Q4Q5Q6Q774LS138A15A14A13A12ENCBAA0~A11ABRDWR4CSABRDDWR3CSABRDDWR2CSABRDDWR1CSD4K*1位存儲芯片數據總線D方案二：

CSQ0Q1Q2Q3Q4Q5Q6Q7A12A12A0~A11CS4DCS3DCS2DCS1D74LS138ENA15A14A13CBAABRDWRABRDWR