FPGA芯片APA150及其應用

FPGA芯片APA150及其應用摘要：APA150是Actel公司推出的第二代基于Flash的可編程FPGA器件系列ProASICPlus中的一種，非常適合替代ASIC用于航空、消費電子、工業(yè)控制、網絡和通信市場。文章介紹了APA150的主要特點、內部結構、主要性能參數，給出了APA150在通信系統(tǒng)設計中的應用實例。關鍵詞：APA150FPGAASICFlash１概述ＡＰＡ１５０是Ａｃｔｅｌ公司推出的第二代基于Ｆｌａｓｈ（閃存）的可編程ＦＰＧＡ（ＦｉｅｌｄＰｒｏｇｒａｍａｂｌｅＧａｔｅＡｒｒａｙ，現場可編程門陣列）器件ＰｒｏＡＳＩＣＰｌｕｓ系列中的一種。該系列器件兼具ＡＳＩＣ（專用集成電路）的性能和ＦＰＧＡ的靈活性于一身，因此，可非常經濟地替代Ａ-ＳＩＣ用于航空、消費電子、工業(yè)控制、網絡和通信市場。ＰｒｏＡＳＩＣＰｌｕｓ系列產品的主要特點如下：●系統(tǒng)內可重復編程；●非易失，采用０．２２μｍ標準ＣＭＯＳ工藝，內置Ｆｌａｓｈ單元，具有安全的非易失代碼存儲功能，上電即可運行，無需額外配置ＰＲＯＭ存儲器；●高度保密，使用者可編程設置多位密鑰以阻止外界自行讀取或更改器件的配置；●功耗低?芯片核心電壓為２．５Ｖ；●具有與ＡＳＩＣ類似的精細顆粒架構，支持流行的ＡＳＩＣ工具流程，因而可縮短產品上市時間，便于轉換到ＡＳＩＣ。

２內部結構和工作原理ＡＰＡ１５０主要由邏輯單元塊、嵌入式ＲＡＭ塊、Ｉ／Ｏ塊和可編程連線等幾個部分構成，塊與塊之間用不同等級的連接線和Ｆｌａｓｈ開關相連。

邏輯單元是ＰｒｏＡＳＩＣＰｌｕｓ器件的基本組成單元，用以實現基本的邏輯功能。ＡＰＡ１５０內部有６１４４個邏輯單元，每個邏輯單元有三個輸入端和一個輸出端。通過適當編程配置Ｆｌａｓｈ開關的狀態(tài)，可將邏輯單元設置成為具有三個輸入的、除了異或功能之外的任意邏輯功能塊，例如與非門、具有清零或置位端的鎖存器或Ｄ觸發(fā)器等。多個邏輯單元互連還可以實現更復雜的邏輯功能。一般的復雜性和隨機性設計可在邏輯單元中實現，但為了提高硅片的利用率和器件的性能，一些較為復雜的功能應通過內嵌的隨機存儲單元來完成。ＡＰＡ１５０內嵌１６個共３６ｋｂｉｔｓ的ＲＡＭ塊（２５６×９），這些ＲＡＭ塊可以非常方便地實現一些規(guī)模不太大的ＦＩＦＯ、雙端口ＲＡＭ等功能。每個ＲＡＭ塊均包含如下３個部分：（１）數據區(qū)；（２）總線，包括９位輸入數據總線（第９位是奇偶極性位）、讀和寫各８位地址總線和輸出數據總線；（３）讀／寫控制，讀和寫可以獨立編程配置為同步或異步工作方式，以適應電路設計的靈活性和時序安排。另外可以根據設計要求級聯(lián)或堆疊多個ＲＡＭ塊，以得到更大的寬度或深度。因為這些片內存儲器的讀、寫比片外ＲＡＭ快得多。Ｉ／Ｏ塊主要用于提供管腳到內部信號線的接口?并負責輸入輸出的電氣特性控制。通過編程配置Ｉ／Ｏ塊可使Ｉ／Ｏ管腳具有輸入、輸出、雙向緩沖或三態(tài)驅動等功能，其內部結構如圖１所示。將控制上拉電阻接到每個Ｉ／Ｏ管腳可以防止器件在非正常工作時管腳出現懸?。煌ㄟ^控制輸出信號的電壓擺率可滿足低噪聲或高轉換速度的要求。如將ＶＤＤＰ接到電源，那么，當ＶＤＤＰ為２．５Ｖ時，輸入電壓或輸出高電平為２．５Ｖ；而當ＶＤＤＰ為３．３Ｖ時，輸入電壓可為２．５Ｖ／３．３Ｖ，輸出電平則與２．５Ｖ或３．３Ｖ系統(tǒng)兼容。ＡＰＡ１５０器件內部遍布一系列四個級別水平和垂直的連接線：其中超高速本地線用于連接相鄰邏輯單元；有效長線則可實現遠距離和高扇出連接，其長度可以跨越１、２或４個邏輯單元；另外，高速甚長線常用于甚長或甚高扇出連接，它可以跨越整個器件；高性能全局線常用以連接全局管腳到內部的邏輯單元，如分配作時鐘、復位的管腳等。諸多連接線與邏輯單元或其它塊的連接狀態(tài)由上電即可在系統(tǒng)內編程的Ｆｌａｓｈ開關來決定，其結構如圖２所示。其中，浮動柵的作用是通過充電或放電來設定連接兩個金屬線路之間的開關狀態(tài)。由于可編程器件或開關器件未發(fā)生任何物理變化，因此通過材料分析探測不到任何結果。發(fā)生變化的只有浮動柵的電子數，因此，基于Ｆｌａｓｈ的ＡＰＡ１５０比采用其它工藝（如反熔絲）的ＦＰＧＡ更難以反求和復制。３管腳功能和主要參數３．１管腳功能ＡＰＡ１５０的封裝形式有１００腳ＴＱＦＰ（薄型四方扁平封裝）、２０８腳ＰＱＦＰ（塑料方型扁平式封裝）、４５６腳ＰＢＧＡ（塑料球柵陣列封裝）以及１４４、２５６腳ＦＢＧＡ（微間距球柵陣列）封裝等形式。使用時可根據所設計的系統(tǒng)選擇適當的封裝。下面以１００腳的ＴＱＦＰ為例介紹其管腳功能，具體如表１所列。

表1APA150的管腳功能管腳名管

腳

號管

腳

描

述VDD17,37,68,89接2.5V，作為芯片電源VDDP26,39,40,76,87,100接2.5V或3.3V，作為I/O驅動電壓I/O2～8,18～24,27～36,41～46,

57～59,69～74,77～85,90～99可用作輸入、輸出、三態(tài)或雙向緩沖，作輸入、輸出時兼容TTL和CMOS電平，不用的輸入管腳應接上位電阻GL11,16,60,65全局管腳，可作為低時滯時鐘或其它全局信號輸入，也可以作為普通I/O使用NPECL13,63除了標準I/O口，APA150芯片還提供低電壓正射極耦合邏輯（LVPECL）標準的差分I/O接品，NPECL、PPECL分別為負、正極性輸入，二者比較的結果將送給內部鎖相環(huán)。不用時空接PPECL15,61TMS49測試模式選擇，用于控制邊界掃描電路TCK47測試時鐘，同時是邊界掃描的時鐘輸入（最大為10MHz）TDI48測試數據輸入，作為邊界掃描的串行輸入TDO54測試數據輸出，作為邊界掃描的串行輸出TRST55測試復位輸入，作為邊界掃描的異步復位端，低電平有效RCK56運行時鐘，編程時用來取代不可靠的TCKVPP52編程器電源，范圍是0～16.5V，也可以空接，Actel推薦空接或連接至VDDPVPN53編程器電源，范圍是0～-13.8V，也可以空接，Actel推薦空接或接地AVDD14,62內部鎖相環(huán)電源腳，接2.5V電壓，它與地之間應有一個合適的去耦電容以減小噪聲；不用內部鎖相環(huán)時該管腳空接AGND12,64內部鎖相環(huán)地端GLMA10,66多元全局管腳，可用此管腳作為內部鎖相環(huán)需要外部環(huán)回時的輸入，另外也可以作為普通I/O使用GND1,9,25,38,40,51,67,75,86,88接地３．２主要參數ＰｒｏＡＳＩＣＰｌｕｓ系列共有七種產品，其密度從７５０００到１百萬系統(tǒng)門。其中ＡＰＡ１５０的主要特點如下：●具有１５００００個系統(tǒng)門，邏輯單元為６１４４個；●內嵌３６ｋＢ的雙端口ＳＲＡＭ的２個鎖相環(huán)?ＰＬＬ?內核；●最大支持２４２個用戶Ｉ／Ｏ?Ｉ／Ｏ電壓有３．３Ｖ和２．５Ｖ兩種可供選擇；●支持３．３Ｖ、３２ｂｉｔｓ、５０ＭＨｚ的ＰＣＩ總線，系統(tǒng)時鐘最高頻率為３２ＭＨｚ；●工作溫度：民用溫度范圍為０～７０℃，工業(yè)級溫度范圍為－４０～８５℃。４應用實例圖３是筆者以ＡＰＡ１５０為核心器件設計的ＣＡＮ總線復接系統(tǒng)。ＣＡＮ（ＣｏｎｔｒｏｌｌｅｒＡｒｅａＮｅｔｗｏｒｋ，控制器局域網）是一種多主方式的串行通訊總線，在工業(yè)系統(tǒng)中具有廣泛的應用。但是它的直接通信距離和通信速率是一對矛盾。本系統(tǒng)借助ＦＰＧＡ／ＶＨＤＬ技術，把１５路１２５ｋｂｐｓ的ＣＡＮ信號復接成２．０４８Ｍｂｐｓ的Ｅ１信號，從而利用現有的時分復用通信線路或光纖實現了高速、遠距離傳輸。ＰＣＡ８２Ｃ２５０是ＣＡＮ總線的物理接口芯片。１６－ｂｉｔ電平轉換芯片７４ＬＣＸ１６２４５用于實現１５路、５ＶＣＡＮ信號與ＡＰＡ１５０器件的３．３Ｖ輸入／輸出間的相互轉換。ＡＰＡ１５０則用于完成２ＭＨｚ的Ｅ１信號與１５路ＣＡＮ信號間的分接和復接。而ＭＣ１００ＬＶＥＬＴ２２與ＭＣ１００ＬＶＥＬＴ２３則用于實現ＡＰＡ１５０的低壓ＴＴＬ信號與３．３Ｖ低壓ＰＥＣＬ信號間的轉換。光電轉換器件采用Ｃ－１３－１５５－Ｔ３－ＳＳＣ３Ｂ，這是一個３．３Ｖ、１５５ＭＨｚ、單模光纖收發(fā)一體模塊。本系統(tǒng)采用基于ＥＤＡ技術的自頂向下（ＴＯＰ－ＤＯＷＮ）的設計方法。本設計所采用的工具是Ａｃｔｅｌ公司的集成設計環(huán)境ＬｉｂｅｒｏＶ２．２，它支持ＶＨＤＬ、Ｖｅｒｉｌｏｇ語言的頂層設計，同時支持原理圖、狀態(tài)機及流程圖等輸入，而且還集成了業(yè)界領先的設計工具，如仿真和設計驗證軟件ＭｏｄｅｌＳｉｍ、綜合軟件Ｓｙｎｐｌｉｆｙ、布放軟件ＤｅｓｉｇｎｅｒＲ１－２００２等。本系統(tǒng)的核心器件采用基于Ｆｌａｓｈ的ＡＰＡ１５０。與ＳＲＡＭ工藝的ＦＰＧＡ相比，ＡＰＡ１５０具有如下優(yōu)點：（