電子測量原理

電子測量原理8.1.1信號源在電子測量中的作用和組成1.信號源的作用信號源是能夠產(chǎn)生不同頻率、不同幅度的規(guī)則或不規(guī)則波形的信號發(fā)生器。信號源的用途主要有以下三方面：☆激勵源?！钚盘柗抡??！顦?biāo)準信號源。2.信號源的組成信號輸出主振器緩沖調(diào)制輸出電源監(jiān)測信號發(fā)生器結(jié)構(gòu)框圖8.1.2信號源的分類1.按頻率范圍大致可分為六類：超低頻信號發(fā)生器～1000Hz；低頻信號發(fā)生器1Hz～1MHz；視頻信號發(fā)生器20Hz～10MHz；高頻信號發(fā)生器200KHz～30MHz；甚高頻信號發(fā)生器30KHz～300MHz；超高頻信號發(fā)生器300MHz以上。2.按輸出波形,大致可分為：正弦波形發(fā)生器；脈沖信號發(fā)生器；函數(shù)信號發(fā)生器；噪聲信號發(fā)生器。3.按照信號發(fā)生器的性能指標(biāo)可分為：一般信號發(fā)生器；標(biāo)準信號發(fā)生器；1.

低頻信號發(fā)生器低頻信號發(fā)生器頻率范圍一般為20Hz～20KHz，故又稱音頻信號發(fā)生器8.2.1正弦、函數(shù)發(fā)生器正弦信號發(fā)生器主振級緩沖放大電平控制功率放大衰減器阻抗變換電平調(diào)節(jié)波段調(diào)節(jié)頻率細調(diào)電平指示低頻信號發(fā)生器組成原理2.

高頻信號發(fā)生器高頻信號發(fā)生器輸出頻率范圍一般在300KHz～1GHz，大多數(shù)具有調(diào)幅，調(diào)頻及脈沖調(diào)制等功能輸出主振級波段選擇頻率細調(diào)緩沖調(diào)制級輸出級調(diào)制振蕩器監(jiān)測器外調(diào)制輸入高頻信號發(fā)生器原理框圖8.2.2脈沖信號發(fā)生器常見的脈沖信號有矩形、鋸齒形、階梯形、鐘形和數(shù)字編碼序列等：uto（a）矩形波uto（b）鋸齒波uto（c）階梯波uto（d）鐘形脈沖uto（e）數(shù)字編碼序列常見的脈沖信號脈沖發(fā)生器的分類（根據(jù)用途和產(chǎn)生脈沖的方法）：通用脈沖發(fā)生器、快速（廣譜）脈沖發(fā)生器、函數(shù)發(fā)生器、數(shù)字可編程脈沖發(fā)生器及特種脈沖發(fā)生器等。8.2.2通用脈沖發(fā)生器通用脈沖發(fā)生器能夠滿足一般測試的要求，能夠調(diào)節(jié)脈沖重復(fù)頻率、脈沖寬度、輸出幅度及極性等。輸出脈寬，上升/下降沿控制主振級同步放大延時級脈沖形成輸出級同步脈沖輸出外同步觸發(fā)輸入外觸發(fā)同步脈沖輸出脈沖信號發(fā)生器組成原理函數(shù)發(fā)生器的性能和組成函數(shù)發(fā)生器能輸出方波，三角波，鋸齒波，正弦波等波形，具有較寬的頻率范圍（～幾十MHz）及較穩(wěn)定的頻率。頻率控制網(wǎng)絡(luò)三角波緩沖器正弦波綜合及緩沖正恒流源負恒流源比較器方波緩沖器外部頻率控制函數(shù)選擇及其它波形產(chǎn)生輸出放大輸出濾波直流補償積分電路函數(shù)發(fā)生器基本組成原理8.3鎖相頻率合成信號的產(chǎn)生頻率合成原理頻率的代數(shù)運算是通過倍頻、分頻及混頻技術(shù)來實現(xiàn)。8.3.1頻率合成的基本概念頻率1輸出石英晶體代數(shù)運算（加、減、乘、除）頻率合成原理頻率n輸出基準頻率2.頻率合成分類及特點⑴直接頻率合成通過頻率的混頻、倍頻和分頻等方法來產(chǎn)生一系列頻率信號并用窄帶濾波器選出，下圖是其實現(xiàn)原理。晶振諧波發(fā)生器（倍頻）分頻（÷10）8MHz混頻（+）混頻（+）2MHz濾波分頻（÷10）2.8MHz濾波0.28MHz分頻（÷10）混頻（+）濾波6MHz6.28MHz0.628MHz3MHz3.628MHz直接式頻率合成原理框圖1MHz1MHz9MHz優(yōu)點：頻率切換迅速，相位噪聲很低。缺點：電路硬件結(jié)構(gòu)復(fù)雜，體積大，價格昂貴，不便于集成化。⑵鎖相式頻率合成一種間接式的頻率合成技術(shù)。它利用鎖相環(huán)（PLL）把壓控振蕩器（VCO）的輸出頻率鎖定在基準頻率上.優(yōu)點：易于集成化，體積小，結(jié)構(gòu)簡單，功耗低，價格低等優(yōu)點。缺點：頻率切換時間相對較長，相位噪聲較大。

⑶直接數(shù)字合成（DDS）

是基于取樣技術(shù)和數(shù)字計算技術(shù)來實現(xiàn)數(shù)字合成，產(chǎn)生所需頻率的正弦信號優(yōu)點：能實現(xiàn)快捷變和小步進，且集成度高，體積小缺點：頻率上限較低，雜散也較大。3.頻率合成技術(shù)的發(fā)展各種頻率合成方式的綜合:

直接式、間接（鎖相環(huán)）式和直接數(shù)字式頻率合成技術(shù)都有其優(yōu)缺點，單獨使用任何一種方法，很難滿足要求。因此可將這幾種方法綜合應(yīng)用，特別是DDS與PLL的結(jié)合,可以實現(xiàn)快捷變，小步進及較高的頻率上限。8.3.2鎖相環(huán)（PLL）的基本概念1.鎖相環(huán)基本工作原理及性能

鎖相環(huán)是一個相位環(huán)負反饋控制系統(tǒng)。該環(huán)路由鑒相器（PD）、環(huán)路濾波器（LPF）、電壓控制振蕩器（VCO）及基準晶體振蕩器等部分組成。鎖相環(huán)控制系統(tǒng)原理圖frVrVCOPDLPFVofOVd鎖相環(huán)的主要性能指標(biāo):同步帶寬：鎖定條件下輸入頻率所允許的最大變化范圍捕捉帶寬：環(huán)路最終能夠自行進入鎖定狀態(tài)的最大允許的頻差環(huán)路帶寬:鎖相環(huán)的頻率特性具有低通濾波器的傳輸特性，其高頻截止頻率稱為環(huán)路帶寬。2.鎖相環(huán)的基本形式

⑴倍頻式鎖相環(huán)倍頻環(huán)實現(xiàn)對輸入頻率進行乘法運算，主要有兩種形式：諧波倍頻環(huán)和數(shù)字倍頻環(huán)。數(shù)字倍頻環(huán)在反饋回路加入數(shù)字分頻器,鎖相環(huán)路鎖定時，f0=Nfi.（a）諧波倍頻環(huán)VCOPDLPFfO=Nfifi諧波形成Nfifo=Nfi（b）數(shù)字倍頻環(huán)VCOPDLPFfi÷N倍頻式鎖相環(huán)原理圖fi×NPLLNfi（c）倍頻環(huán)簡化圖⑵分頻式鎖相環(huán)分頻環(huán)實現(xiàn)對輸入頻率的除法運算，與倍頻環(huán)相似，也有兩種基本形式。分頻式鎖相環(huán)原理圖VCOPDLPFfo=fi/Nfi÷N（b）數(shù)字分頻環(huán)VCOPDLPFfo=fi/Nfi諧波形成（a）諧波分頻環(huán)fi÷NPLLfo=fi/N（c）分頻環(huán)簡化圖⑶混頻式鎖相環(huán)混頻環(huán)實現(xiàn)對頻率的加減運算PDLPFVCOM（＋）fi1fi2fo+fi2（b）相減混頻環(huán)PDLPFVCOM（－）fi1fi2fo=fi1+fi2fo-fi2（a）相加混頻環(huán)fo=fi1-fi2混頻鎖相環(huán)+PLLfi1fi2fo=fi1+fi2-PLLfi1fi2fo=fi1-fi2（c）相加環(huán)簡化圖（d）相減環(huán)簡化圖2.多環(huán)合成單元單環(huán)合成單元存在頻率點數(shù)目較少，頻率分辨率不高等缺點，所以一個合成式信號源都是由多環(huán)合成單元組成fo=Nfi1+fi23400～5100KHz10KHzPD2LPF2VCO2M（－）fi2fi1fo-Nfi1Nfi1內(nèi)插振蕩器環(huán)1環(huán)2倍頻環(huán)加法混頻環(huán)（a）雙環(huán)合成器原理結(jié)構(gòu)框圖100～110KHz×NPLLNfi1+PLLfi1fi2fo=Nfi1+fi2（b）雙環(huán)合成器簡化結(jié)構(gòu)框圖雙環(huán)合成器原理結(jié)構(gòu)圖VCO1PD1LPF1諧波形成8.４直接數(shù)字合成技術(shù)１DDS組成原理直接數(shù)字合成（DirectDigitalSynthesis）的基本原理是基于取樣技術(shù)和計算技術(shù)，通過數(shù)字合成來生成頻率和相位對于固定的參考頻率可調(diào)的信號。8.４.１直接數(shù)字合成基本原理設(shè)取樣時鐘頻率為，正弦波每一周期由Ｎ個取樣點構(gòu)成，則該正弦波的頻率為：DDS的實現(xiàn)原理如下圖所示地址計數(shù)器（÷N）正弦波ROM存儲器D/ALPFfcfoDDS組成原理輸出信號頻率fo:取決于兩個因數(shù)：⑴參考時鐘頻率；⑵ROM中存儲的正弦波；如果地址計數(shù)器以步進M（頻率控制字)進行累加，則可在fc和ROM數(shù)據(jù)不變的情況下改變輸出頻率，此時fo為：2相位累加器原理

當(dāng)改變地址計數(shù)器計數(shù)步進值（即以值M來進行累加），同樣可以改變每周期采樣點數(shù)，從而實現(xiàn)輸出頻率的改變。相位鎖存器頻率控制字M相位累加器fr波形存儲RAMD/A轉(zhuǎn)換LPFfo24～48位14～16位相位累加器原理N每來一個時鐘，N位相位累加器將頻率控制字M與相位寄存器的輸出累加。同時，相位寄存器序列的高M位去尋址相位/幅度查找表RAM。３．ＤＤＳ性能：1.頻率合成器的頻率分辨力是：2.設(shè)相位累加器位數(shù)為N，頻率控制字為M，參考時鐘頻率為fc，則DDS輸出頻率為：實際應(yīng)用中一般取1≤M≤(N-2)截斷誤差：一般舍去N的低位，只取N的高A位（如高16位）作為存儲器地址，使得相位的低位被截斷（即相位截尾）。由于地址截斷而引起的幅值誤差，稱為截斷誤差。8.４.2DDS頻率合成信號源1單片集成化的DDS信號源

輸出輸出串/并選擇6位地址或串行編程8位并行數(shù)據(jù)FSK/BPSK/HOLD數(shù)據(jù)輸入4×～20×參考時鐘倍乘頻率累加器相位偏移及調(diào)制+相位累加器相位轉(zhuǎn)換器300MHzDDS參考時鐘濾波器濾波器12位D/AM/DAC復(fù)位12位D/A頻率控制字/相位字啟停邏輯I/O更新讀寫可編程寄存器48位頻率控制字14位相位偏移/調(diào)制I/O端口緩沖12位AM調(diào)制比較器模擬輸入時鐘輸出AD9854DDS結(jié)構(gòu)+-2基于可編程芯片的DDS頻率合成信號源

單片集成的DDS芯片合成信號波形的種類較少，靈活性較差，不便于任意波發(fā)生器等場合的應(yīng)用。基于可編程芯片實現(xiàn)的DDS信號合成可具有更大的靈活性。相位累加器參考時鐘相位調(diào)制器D/A轉(zhuǎn)換濾波CPU接口輸出頻率控制字波形存儲器SRAM基于可編程芯片的DDS頻率合成信號源DDS信號源的FPGA實現(xiàn)

1).單元模塊VerilogHDL設(shè)計與仿真32位累加器：moduleadds32(result,a,b);output[31:0]result;input[31:0]a,b;reg[31:0]result;reg[31:0]m,n,carry;integeri;always@(aorb)beginm=a^b;n=a&b;carry[0]=n[0]|m[0];result[0]=m[0];for(i=1;i<32;i=i+1)begincarry[i]=n[i]|(m[i]&carry[i-1]);result[i]=m[i]^carry[i-1];endendendmodule相位調(diào)制器（12）：moduleadds12(clk,A,B,result);inputclk;input[12:0]A,B;output[12:0]result;reg[12:0]result;累加器仿真reg[12:0]q;always@(posedgeclk)beginq=A+q;result=q+B;endendendmodule2).頂層文件3DSS/PLL組合的頻率合成信號源

DDS與PLL組合的合成信號源可以有多種形式，下圖是一種環(huán)外混頻式DDS/PLL頻率合成的原理。PDLPFVCO÷KDDS混頻器帶通濾波frfcfoDDS/PLL混頻式頻率合成原理fPfD基準信號源此時輸出頻率為：8.5合成信號源簡介任意波發(fā)生器（AibitrayWaveGenerator）：能產(chǎn)生任意波形的信號發(fā)生器。

任意波形發(fā)生器AWG的工作原理任意波形發(fā)生器的原理與DDS基本相同，如下圖所示波形存儲器D/A轉(zhuǎn)換器濾波器fs輸出任意波