第4章 組合邏輯電路-2

第4章組合邏輯電路4.1組合邏輯電路的特點(diǎn)和分析方法

4.2常用的組合邏輯電路4.3組合邏輯電路的設(shè)計(jì)方法4.4組合邏輯電路中的競(jìng)爭(zhēng)-冒險(xiǎn)4.2常用的組合邏輯電路譯碼：將輸入的代碼“翻譯”成另外一種代碼輸出。常用的有：二進(jìn)制譯碼器，二－十進(jìn)制譯碼器和七段顯示譯碼器等幾類(lèi)。1.二進(jìn)制譯碼器例：2線－4線譯碼器雙2線－4線譯碼器74HC139低電平輸出選通控制端74HC139的真值表：利用附加的選通控制端進(jìn)行擴(kuò)展例：用74HC139（2線－4線譯碼器）3線－8線譯碼器A2=0A2=1(1)(2)2.二－十進(jìn)制譯碼器將輸入的10個(gè)BCD代碼分別譯成10個(gè)輸出端上的高（或低）電平信號(hào)。 BCD碼以外的偽碼，輸出均無(wú)低電平信號(hào)產(chǎn)生例：74HC423.七段顯示譯碼器七段顯示譯碼器的功能時(shí)將BCD碼譯成七段字符顯示器驅(qū)動(dòng)電路所需的7位輸入代碼。七段顯示譯碼器的真值表七段顯示譯碼器74LS49的邏輯圖當(dāng)接低電平時(shí)，字符顯示器處于熄滅狀態(tài)4.2.2編碼器編碼：將一組編碼輸入的每一個(gè)信號(hào)編成一個(gè)與之對(duì)應(yīng)的輸出代碼。普通編碼器正常工作時(shí)只允許輸入一個(gè)編碼信號(hào)，不允許同時(shí)輸入兩個(gè)以上的編碼輸入信號(hào)，否則輸出將出現(xiàn)錯(cuò)誤狀態(tài)。優(yōu)先編碼器同時(shí)有兩個(gè)以上的編碼輸入信號(hào)時(shí)，只對(duì)其中優(yōu)先權(quán)最高的一個(gè)進(jìn)行編碼。1.普通編碼器例：8線－3線普通編碼器利用無(wú)關(guān)項(xiàng)化簡(jiǎn)，得：2.優(yōu)先編碼器例：8線－3線優(yōu)先編碼器（設(shè)I7優(yōu)先權(quán)最高…I0優(yōu)先權(quán)最低）低電平有效實(shí)例：74LS148選通輸入端為0時(shí)，電路工作選通輸出端為0時(shí)，電路工作無(wú)編碼輸入擴(kuò)展端為0時(shí)，電路工作有編碼輸入附加輸出信號(hào)的狀態(tài)及含意控制端擴(kuò)展功能舉例：例： 用兩片8線-3線優(yōu)先編碼器 16線-4線優(yōu)先編碼器其中，

的優(yōu)先權(quán)最高···第一片為高優(yōu)先權(quán)只有(1)無(wú)編碼輸入時(shí)，(2)才允許工作第(1)片

時(shí)表示對(duì)

的編碼低3位輸出應(yīng)是兩片的輸出的“或”4.2.3數(shù)據(jù)選擇器由輸入的地址代碼指定從輸入的一組數(shù)據(jù)中選出一個(gè)送到輸出端例：“雙四選一”，74HC153分析其中的一個(gè)“四選一”利用選通控制端擴(kuò)展

例：用兩個(gè)“四選一”接成“八選一”“四選一”只有2位地址輸入，從四個(gè)輸入中選中一個(gè)“八選一”的八個(gè)數(shù)據(jù)需要3位地址代碼指定其中任何一個(gè)2.MSI八選一數(shù)據(jù)選擇器74151MSI74151是一個(gè)具有互補(bǔ)輸出的八選一數(shù)據(jù)選擇器,它有三個(gè)數(shù)據(jù)選擇端,八個(gè)數(shù)據(jù)輸入端,兩個(gè)互補(bǔ)數(shù)據(jù)輸出端,一個(gè)低電平有效的選通使能端。74151的引腳圖和邏輯符號(hào)如圖3―33所示。圖3―33MSI74151八選一數(shù)據(jù)選擇器(a)引腳圖;(b)邏輯符號(hào)MSI74151八選一數(shù)據(jù)選擇器的真值表如表3―17所示。由真值表可以看出:當(dāng)時(shí),數(shù)據(jù)選擇器被禁止,輸出與輸入信號(hào)及選擇信號(hào)無(wú)關(guān),此時(shí),Y=0、;當(dāng)

時(shí),數(shù)據(jù)選擇器工作,輸出Y的表達(dá)式為表3―17MSI74151八選一數(shù)據(jù)選擇器的真值表3.用MSI數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)我們知道,邏輯函數(shù)可以寫(xiě)成變量最小項(xiàng)相或的形式,而從數(shù)據(jù)選擇器的邏輯表達(dá)式可以看出,它包含了數(shù)據(jù)選擇信號(hào)的所有不同的最小項(xiàng),這一特點(diǎn)使我們可以利用數(shù)據(jù)選擇器去實(shí)現(xiàn)邏輯函數(shù)。用數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)的方法有兩種:比較法和圖表法（真值表或卡諾圖）。比較法的一般步驟如下:（1）選擇接到數(shù)據(jù)選擇端的函數(shù)變量。（2）寫(xiě)出數(shù)據(jù)選擇器輸出的邏輯表達(dá)式。（3）將要實(shí)現(xiàn)的邏輯函數(shù)轉(zhuǎn)換為標(biāo)準(zhǔn)與或表達(dá)式。（4）對(duì)照數(shù)據(jù)選擇器輸出表達(dá)式和待實(shí)現(xiàn)函數(shù)的表達(dá)式,確定數(shù)據(jù)輸入端的值。（5）連接電路。真值表法的一般步驟如下:（1）選擇接到數(shù)據(jù)選擇端的函數(shù)變量。（2）畫(huà)出邏輯函數(shù)和數(shù)據(jù)選擇器的真值表。（3）確定各個(gè)數(shù)據(jù)輸入端的值。（4）連接電路。下面分三種情況進(jìn)行討論。

1)函數(shù)變量的數(shù)目m等于數(shù)據(jù)選擇器中數(shù)據(jù)選擇端的數(shù)目n在這種情況下,把變量一對(duì)一接到數(shù)據(jù)選擇端,各個(gè)數(shù)據(jù)輸入端依據(jù)具體函數(shù)接“0”或“1”,不需要反變量輸入,也不需要任何其他器件,就可以用數(shù)據(jù)選擇器實(shí)現(xiàn)任何一個(gè)組合邏輯函數(shù)?！纠?.3】

用MSI74151八選一數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)

解:

首先選擇接到數(shù)據(jù)選擇端的函數(shù)變量。MSI74151八選一數(shù)據(jù)選擇器有三個(gè)數(shù)據(jù)選擇端:A2、A1、A0,函數(shù)F有A、B、C三個(gè)變量,它們可以一對(duì)一連接。連接方法有多種,現(xiàn)讓A2接變量A,A1接變量B,A0接變量C。寫(xiě)出數(shù)據(jù)選擇器輸出端的邏輯表達(dá)式如下:寫(xiě)出邏輯函數(shù)F的標(biāo)準(zhǔn)與或表達(dá)式:比較Y和F的表達(dá)式可以看出,當(dāng)D0=0,D1=D2=D3=D4=D5=D6=1,D7=0時(shí),Y=F。邏輯圖如圖3―34所示。圖3―34用MSI74151實(shí)現(xiàn)函數(shù)的邏輯圖2)函數(shù)變量的數(shù)目m多于數(shù)據(jù)選擇器中數(shù)據(jù)選擇端的數(shù)目n

在這種情況下,不可能將函數(shù)的全部變量都接到數(shù)據(jù)選擇器的數(shù)據(jù)選擇端,有的變量要接到數(shù)據(jù)選擇器的數(shù)據(jù)輸入端。要實(shí)現(xiàn)邏輯函數(shù),可能還必須要有反變量輸入或其他門(mén)電路。【例3.4】

用MSI74151八選一數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)解:MSI74151八選一數(shù)據(jù)選擇器有三個(gè)數(shù)據(jù)選擇端A2、A1、A0,而函數(shù)F有A、B、C、D四個(gè)變量,只能將其中的三個(gè)接到數(shù)據(jù)選擇器的數(shù)據(jù)選擇端上。下面設(shè)計(jì)兩種不同的方案。

方案一:讓A2接變量A,A1接變量B,A0接變量C。畫(huà)出如表3―18所示的真值表。從表中可以看出,當(dāng)D0=0、Ｄ1=D、D2=D、D3=1、D4=D、D5=1、D6=0、D7=1時(shí),Y=F。邏輯圖如圖3―35(a)所示。方案二:讓A2接變量A,A1接變量B,A0接變量D。畫(huà)出如表3―19所示的真值表。表3―18方案一的真值表表3―19方案二的真值表從表中可以看出,當(dāng)D0=C、D1=0、D2=C、D3=1、D4=C、D5=1、D6=C、D7=C時(shí),Y=F。邏輯圖如圖3―35(b)所示。由圖3―35可以看出,方案一需要反變量D輸入（也可以用一個(gè)非門(mén)產(chǎn)生）,而方案二則不需要。設(shè)計(jì)實(shí)現(xiàn)方案時(shí),應(yīng)盡可能不用或少用反變量輸入及其他門(mén)電路。圖3―35用MSI74151實(shí)現(xiàn)函數(shù)的邏輯圖(a)方案一;(b)方案二

3)函數(shù)變量的數(shù)目m少于數(shù)據(jù)選擇器中數(shù)據(jù)選擇端的數(shù)目n當(dāng)函數(shù)變量的數(shù)目m少于數(shù)據(jù)選擇器中數(shù)據(jù)選擇端的數(shù)目n時(shí),可以將變量接到數(shù)據(jù)選擇器中的m個(gè)數(shù)據(jù)選擇端,再依據(jù)具體函數(shù)來(lái)確定數(shù)據(jù)輸入端和剩余數(shù)據(jù)選擇端的值。在這種情況下,無(wú)需反變量輸入,亦無(wú)需其他器件,即可以實(shí)現(xiàn)任何一個(gè)組合邏輯函數(shù),而且有多種實(shí)現(xiàn)方案?！纠?.5】

用MSI74151八選一數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)。

解:

函數(shù)F只有A、B兩個(gè)變量,將它們接到MSI74151數(shù)據(jù)選擇器其中的兩個(gè)數(shù)據(jù)擇端,接法有多種。現(xiàn)讓A1接變量A,A0接變量B,則數(shù)據(jù)選擇器輸出的邏輯表達(dá)式為從表達(dá)式可以看出,當(dāng):時(shí),即得Y=AB+AB。因此得到:若A2=0,則D0=0,D1=1,D2=1,D3=0,其他數(shù)據(jù)輸入端可以不接,對(duì)輸出無(wú)影響;若A2=1,則D4=0,D5=1,D6=1,D7=0。邏輯圖如圖3―36所示。圖3―36用MSI74151實(shí)現(xiàn)函數(shù)的邏輯圖4.2.4加法器1.一位加法器全加器：將兩個(gè)1位二進(jìn)制數(shù)及來(lái)自低位的進(jìn)位相加74LS1832.多位加法器(1)串行進(jìn)位加法器優(yōu)點(diǎn)：簡(jiǎn)單缺點(diǎn)：慢(2)超前進(jìn)位加法器基本原理：加到第i位的進(jìn)位輸入信號(hào)是兩個(gè)加數(shù)第i位以前各位（0~j-1）的函數(shù)，可在相加前由A,B兩數(shù)確定。優(yōu)點(diǎn)：快，每1位的和及最后的進(jìn)位基本同時(shí)產(chǎn)生。缺點(diǎn)：電路復(fù)雜。【例34.2】

將8421BCD碼轉(zhuǎn)換為余3碼。解:

8421BCD碼和余3碼的對(duì)應(yīng)關(guān)系如表4―12所示。從表中可以看出,將四位的8421BCD碼加上0011就是對(duì)應(yīng)的余3碼。因此,使用MSI74283加法器可以很方便地將8421BCD碼轉(zhuǎn)換為余3碼,如圖4―26所示。表4―128421BCD碼和余3碼對(duì)照表圖4―26用74283加法器將8421BCD碼轉(zhuǎn)換為余3碼4.2.5數(shù)值比較器用來(lái)比較兩個(gè)數(shù)的數(shù)值大小，給出“大于”、“小于”或者“相等”的輸出信號(hào)。1.一位數(shù)值比較器A、B比較有三種可能結(jié)果2.多位數(shù)值比較器原理：從高位比起，只有高位相等，才比較下一位。例如：74LS85例：比較兩個(gè)8位二進(jìn)制數(shù)的大小

3.用MSI譯碼器實(shí)現(xiàn)組合邏輯函數(shù)我們知道,任一組合邏輯函數(shù)均可以寫(xiě)成最小項(xiàng)之和的形式（標(biāo)準(zhǔn)與或表達(dá)式）,也可以寫(xiě)成最大項(xiàng)之積的形式（標(biāo)準(zhǔn)或與表達(dá)式）。而二進(jìn)制譯碼器的輸出提供了其輸入變量所有不同的最小項(xiàng)（或最小項(xiàng)的反——最大項(xiàng)）,因此,可以利用譯碼器來(lái)實(shí)現(xiàn)組合邏輯函數(shù)。用普通二進(jìn)制譯碼器實(shí)現(xiàn)組合邏輯函數(shù)的一般步驟如下:（1）根據(jù)譯碼