“計(jì)算機(jī)電路基礎(chǔ)”作業(yè)

1、1-1所示，已知Ucc 20V , Ube 0.7V,晶體管的電流放大系1共射極放大電路如圖3=50,欲滿足Ic 2 mA , Uce 8V的要求，試問Rc、冷、Rb的值應(yīng)分別為多圖M2、寫出如圖1-2所示電路中門電路的類型，弁寫出輸出端丫 1、丫 2、Y的表達(dá)式。Vcc2Rl圖1-23、寫出如圖1-3所示電路中門電路的類型，弁分別寫出圖 時(shí) 輸出端丫 1、丫 2、Y的表達(dá)式或邏輯狀態(tài)。1-3中當(dāng)控制信號 EN=0和EN=1EN圖1-34、電路如圖1-4所示，寫出觸發(fā)器輸入端 D的表達(dá)式、是 CP的上升沿或下降沿觸發(fā)、觸 發(fā)時(shí)次態(tài)Qn+1的表達(dá)式，弁說明該電路對于輸入信號A來講相當(dāng)于哪種邏輯功

2、能的觸發(fā)器。5、電路如圖1-5所示，寫出觸發(fā)器輸入端 J、K的表達(dá)式、是CP的上升沿或下降沿觸發(fā)、觸發(fā)時(shí)輸出次態(tài)Qn+1的表達(dá)式，弁說明該電路對于輸入信號A來講相當(dāng)于哪種邏輯功能的 觸發(fā)器。A 一* TOC o 1-5 h z 1JQCPC1一1K 一 Q圖1-56、由555定時(shí)器組成的電路分別如圖1-6、1-7、1-8所示，555定時(shí)器的功能表如圖1-9所示。問：（1 ）哪個(gè)電路構(gòu)成單穩(wěn)態(tài)觸發(fā)器？試定性畫出單穩(wěn)態(tài)觸發(fā)器的輸入V|、輸出VO的電壓波形圖；弁寫出單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)持續(xù)時(shí)間tw的計(jì)算式；（2）哪個(gè)電路構(gòu)成多諧振蕩器？試定性畫出多諧振蕩器電壓V|和Vo的波形圖，弁寫出多諧振蕩器輸出

3、 Vo的周期T和頻率f的計(jì)算式；（3）哪個(gè)電路構(gòu)成施密特觸發(fā)器？若 vcc 12V,則其正向閾值電壓 V、負(fù)向閾值電壓 Vt、回差電壓Vt分別為多少？+Vcc84555 3 v o15I豐0.01忻+Vcc8476555 32V。5,豐0.01忻VI8555 3+VccV。圖1-6圖1-7555定時(shí)器功能表圖1-8輸入輸出Rd4腳V|1 ( TH ) 6腳Vi2( TR )2腳Vo3腳放電端Td7腳0XX0導(dǎo)通12Vcc31VCC0導(dǎo)通-VCC3-VCC3保持保持3VCC1截止3VCC1截止1、電路如圖2-1所示，試用電壓源與電流源等效變換方法或戴維南定理求電流 TOC o 1-5 h z I

4、圖 2-12、電路如圖2-2所示，試用U結(jié)點(diǎn)電壓法或支路電流法計(jì)。算電壓6V()()3A+12V2A圖2-2三、邏輯函數(shù)化簡與變換（2小題）1、用公式法將邏輯函數(shù) Y ABC AB AB 與或式變換為與非-與非式。2、已知 Y（代 B,C,D） A C DABCDABCD ABCD ABCD ABCD ABCD排列）將Y （A, B,C,D ）化簡為最簡與或式，弁進(jìn)BC化為最簡與或式，弁進(jìn)一步將該最簡ABCD ,給定約束條件為ABCD 0 ,利用卡諾圖（按圖3-1所示步將該最簡與或式變換為與非-與非式CDAB 00 01111000H I H 0110圖3-11設(shè)計(jì)一個(gè)全加器，設(shè)輸入為A、B、

5、C,輸出為S （和）、Co （進(jìn)位）。(1)列出真值表;(2)寫出輸出S和Co的最小項(xiàng)之和表達(dá)式;(3)利用卡諾圖分別將 S和Co化為最簡與或表達(dá)式;(4)畫出用門電路構(gòu)成的最簡的邏輯電路圖，假設(shè)各類型門電路齊備。2、8選1數(shù)據(jù)選擇器74LS151的功能表和邏輯符號分別如圖4-1、4-2 所示，試用 74LS151實(shí)現(xiàn)組合邏輯函數(shù) Y（a,b,c）abc abc abc ,畫出相應(yīng)的連線圖。74LS151的功能表輸入輸出A2 Ai A0XXXDoDiY2 10 01 2 3 4 5 67DeD7AAA DDDDDDDD圖4-1圖4-23、試用3線-8線譯碼器74LS138和少量門電路，實(shí)現(xiàn)邏輯

6、函數(shù)(A,B,C) A 和F2 (A, B,C) A Bo 74LS138的功能表和邏輯符號分別如圖4-3、4-4 所示S+ S$X輸入74LS13的功能表輸由A2Ai A0XXXXXX21111111111111111Yo圖4-3圖4-45 52五、時(shí)序邏輯電路分析和設(shè)計(jì)（3小題）1邏輯電路如圖5-1所示，各觸發(fā)器的初始狀態(tài)均為“0”試分析：（1 ）該計(jì)數(shù)器是同步計(jì)數(shù)器還是異步計(jì)數(shù)器？（ 2）寫出各觸發(fā)器的驅(qū)動方程和狀態(tài)方程；（3）按Q2Q1Q0順序列出完整的狀態(tài)轉(zhuǎn)換表或畫出完整的狀態(tài)轉(zhuǎn)換圖；（4）說明是幾進(jìn)制計(jì)數(shù)器，能否自啟動。CP計(jì)數(shù)脈沖圖5-12、由十六進(jìn)制計(jì)數(shù)器 74LS161和門電

7、路構(gòu)成的電路如圖5-2所示，74LS161的功能表和邏輯符號分別如圖5-3、5-4所示。（1）畫出電路在 N=0時(shí)的狀態(tài)轉(zhuǎn)換圖，弁說明電路在 N=0時(shí)是多少進(jìn)制的計(jì)數(shù)器；（2）畫出電路在N=1時(shí)的狀態(tài)轉(zhuǎn)換圖，弁說明電路在 N=1時(shí)是多 少進(jìn)制的計(jì)數(shù)奧TFPToJr TET Do D1 D2 D3 CEP 74LS161 一CP計(jì)數(shù)脈沖LD-、CPQo Q1 q2 Q 3 Rd圖5-2CPRdLDEPET功能X0XXX直接置零r10XXWBX1101保持X11X0保持（但C=0）r1111計(jì)數(shù)74LS161的功能表圖5-3EP Do D1 D2 D3 CET 74LS161 LDCPQo Q1 Q2 Q3 Rd圖5-43、試用同步4位二進(jìn)制計(jì)數(shù)器 74LS161和盡量少的門電路設(shè)計(jì)一個(gè)12進(jìn)制計(jì)數(shù)器，已知輸入時(shí)鐘為 CLK。要求：采用反饋清零法，弁寫出Rd的表達(dá)式，有關(guān)引腳不允許懸空。74LS161的功能表和邏輯符號分別如圖5-5、圖5-6所示。74LS