第八次課CMOS門電路

1、1.7 CMOS 集成邏輯門電路本次重點(diǎn)內(nèi)容:1、CMOS反相器的電壓傳輸特性。2、CMOS反相器的輸入輸出特性。3、TTL與CMOS集成電路性能比擬。教學(xué)過程1.7.1 MOS集成邏輯門MOS集成邏輯門是由MOS場(chǎng)效應(yīng)晶體管組成的數(shù)字集成電路。場(chǎng)效應(yīng)晶體管系 電壓控制型器件，與雙極性晶體管相比擬具有許多有點(diǎn)。MOS集成邏輯門，制作工藝簡(jiǎn)單，本錢低，輸入阻抗極高，功耗底，集成度高，工作電源允許變化范圍大，抗干擾 性能較好，能與大多數(shù)的TTL邏輯電路兼容。在LSI 大規(guī)模集成電路及VLSI超大 規(guī)模集成電路的制作上已經(jīng)超過TTL，并占據(jù)優(yōu)勢(shì)。MOS集成邏輯門分P溝道增強(qiáng)稱PMOS、N溝道增強(qiáng)稱N

2、MOS和互補(bǔ)MOS 稱CMOS三種。PMOS由于開關(guān)速度底，電源電壓高而且是負(fù)電源，不便與TTL集成邏輯門銜接，現(xiàn)以很少用；NMOS克服了 PMOS的許多問題，但速度低的問題始 終限制了其開展；CMOS充分表現(xiàn)了 MOS技術(shù)的突出優(yōu)點(diǎn)，成為L(zhǎng)SI及VLSI集成電 路的主流產(chǎn)品。1.7.2 CMOS反相器的工作原理一、電路結(jié)構(gòu)V DDT2ssCMOS反相器由兩個(gè)增強(qiáng)型場(chǎng)效應(yīng)管組成，其中 T2為N溝道結(jié)構(gòu)，Ti為P溝道 結(jié)構(gòu)，在電路中T2為驅(qū)動(dòng)管，Ti為負(fù)載管。這種由Ti, T2共同組成的互補(bǔ)對(duì)稱型的場(chǎng) 效應(yīng)管集成電路稱為CMOS反相器。二、電路工作原理：UI=0V時(shí)，UGSN=0V,此時(shí)T2截止

3、、Ugsp= - 10V , Ti導(dǎo)通,輸出uO為高電平；UI= 10V時(shí), UGSN = 10V,此時(shí)T2導(dǎo)通、Ugsp= 0V , Ti截止輸出uO為低電平。由此可見，輸入和輸出之間 為反相關(guān)系，實(shí)現(xiàn)非門邏輯功能。1.7.3 CMOS傳輸門和雙向模擬開關(guān)i、電路結(jié)構(gòu)CT2t"Z_Vi/ VoVo/ViTGVi/VoVo/ViV DDC2、工作原理：Ti為NMOS 管, T2為PMOS管。設(shè)Ti管和T2管的開啟電壓UGS(th)N = U GS(th)P=UGS(th),Vdd >2 UGS(th),控制信號(hào)C的高電平為Vdd，低電平為0V。(i) 當(dāng)C=0, C = 0，傳

4、輸門不傳輸信號(hào)。因?yàn)門i管 和T2管均處于截止?fàn)顟B(tài), 相當(dāng)于電路是斷開的。(2) 當(dāng)C=i，C = i，Ti管 和T2管均導(dǎo)通，即傳輸門導(dǎo)通，Uo=Ui。Ui可以是0V到V DD的任意電壓。由此可見當(dāng)輸入信號(hào)電壓在 0-VDD范圍內(nèi)變化時(shí)，Ti管 和T2管至少有一個(gè)處于導(dǎo)通狀態(tài)，輸入和輸出之間呈低阻態(tài)，相當(dāng)于開關(guān)閉合，信號(hào)得以傳輸，且U°=Ui1.7.4 其它類型的CMOS門電路、CMOS與非門1電路組成V DDAB上圖是2輸入端CMOS與非門電路，它由兩個(gè)串聯(lián)的N溝道和兩個(gè)并聯(lián)P溝道增 強(qiáng)型MOS管構(gòu)成。其中T3和T4兩個(gè)柵極相連構(gòu)成互補(bǔ)電路，Ti和T2兩個(gè)柵極相連 構(gòu)成又一互補(bǔ)電

5、路，兩個(gè)互補(bǔ)電路的輸入端為與非門的2個(gè)輸入端。2、邏輯功能當(dāng)A，B同時(shí)為高電平1時(shí)，T4，T2均導(dǎo)通，T3, T1均截止，輸出端丫為低 電平0,即“全1出0。當(dāng)A，B端有一個(gè)或兩個(gè)為低電平時(shí)，T4，T2串聯(lián)有一個(gè)或兩個(gè)截止，并聯(lián)T3, T1的有一個(gè)或兩個(gè)導(dǎo)通，輸出端 丫為高電平1,即“有0出1。二、CMOS或非門1、電路組成：DDA£>A BYTTi上圖是2輸入端CMOS或非門電路，它由兩個(gè)串聯(lián)的P溝道增強(qiáng)型和兩個(gè)并聯(lián) N 溝道增強(qiáng)型MOS管構(gòu)成。其中T3和T4為驅(qū)動(dòng)管，T1和T2為負(fù)載管。2、邏輯功能：當(dāng)A、B端有高電平1時(shí)，接高電平的驅(qū)動(dòng)管T3或T4導(dǎo)通，輸出端丫為低電平

6、0,即“有1出0。當(dāng)A、B端都為低電平0時(shí)，驅(qū)動(dòng)管T3和T4兩個(gè)都截止，負(fù)載 管T1、T2同時(shí)導(dǎo)通，輸出丫為高電平1,即“全0出1。輸入輸出之間的邏輯關(guān)系為三、CMOS模擬開關(guān)1、電路組成：Vi-ttt V3(a)V DD(b)2、工作原理:當(dāng)C=Vdd，反相器輸出c = 0，控制CMOS傳輸門導(dǎo)通，使uo=ui。當(dāng)C=0時(shí)，反 相器輸出C=Vdd，控制CMOS傳輸門截止，使輸入和輸入斷開。由此可見，只要適當(dāng)控制反相器的輸入電壓，即可決定模擬開關(guān)的通斷，傳輸門 所能傳輸?shù)碾妷褐禐?-Vdd之間任意電壓值。又因MOS管源極和漏極的對(duì)稱性，所 以模擬開關(guān)是一種雙向開關(guān)。1.7.5 TTL與CMOS

7、集成電路性能比擬具有相同邏輯功能的TTL集成電路和CMOS集成電路由于電路結(jié)構(gòu)不同，性能 上也有很大差異。具體比擬如下：(1) CMOS集成電路的輸入阻抗很高，可達(dá) 108Q以上，且頻率不高情況下， 電路的帶負(fù)載能力比TTL集成電路強(qiáng)。(2) CMOS集成電路的導(dǎo)通電阻比TTL集成電路的導(dǎo)通電阻大得多，所以CMOS集成電路的工作速度比TTL集成電路慢。(3) CMOS集成電路的電源電壓范圍為3- 18V，這使它的輸出電壓擺幅大， 因此其干擾能力比 TTL 集成電路強(qiáng)，這與嚴(yán)格限制電源電壓的 TTL 集成 電路要優(yōu)越的多。(4) 由于 CMOS 集成電路靜態(tài)時(shí)柵機(jī)電流幾乎為 0，因此該電路功耗比 TTL 電路功耗小。(5) 由于CMOS集成電路內(nèi)部電路功耗小，發(fā)熱量小，所以CMOS集成電路 集成度比 TTL 集成電路集成度高。(6) CMOS 集成電路的穩(wěn)定性能好，抗輻射能力強(qiáng)，可在特殊情況下工作。(7) 由于 CMOS 集成電路的輸入阻抗很高，使其容易受靜電感應(yīng)而擊穿，雖 然制作集成電路時(shí)在其內(nèi)部設(shè)置了保護(hù)電路，但