計(jì)算機(jī)組成原理考研模擬試卷三

1、一、選擇題(共20 分，每題1 分)1.一條指令中包含的信息有_。A.操作碼、控制碼;B.操作碼、向量地址;C.操作碼、地址碼。2.在各種異步通信方式中，_速度最快。A.全互鎖;B.半互鎖;C.不互鎖。3.一個(gè)512KB 的存儲(chǔ)器，其地址線和數(shù)據(jù)線的總和是_ 。A.17;B.19;C.27。4.在下列因素中，與Cache 的命中率無(wú)關(guān)的是_。A.Cache 塊的大小;B.Cache 的容量;C.主存的存取時(shí)間。5.在計(jì)數(shù)器定時(shí)查詢方式下，若計(jì)數(shù)從0 開始，則_ 。A.設(shè)備號(hào)小的優(yōu)先級(jí)高;B.每個(gè)設(shè)備使用總線的機(jī)會(huì)相等;C.設(shè)備號(hào)大的優(yōu)先級(jí)高。6.Cache 的地址映象中，若主存中的任一塊均可映

2、射到Cache 內(nèi)的任一塊的位置上，稱作_。A.直接映象;B.全相聯(lián)映象;C.組相聯(lián)映象。7.中斷服務(wù)程序的最后一條指令是_。A.轉(zhuǎn)移指令;B.出棧指令;C.中斷返回指令。8.微指令操作控制字段的每一位代表一個(gè)控制信號(hào)，這種微程序的控制(編碼)方式是_。A.字段直接編碼;B.直接編碼;C.混合編碼。9.在取指令操作之后，程序計(jì)數(shù)器中存放的是_。A.當(dāng)前指令的地址;B.程序中指令的數(shù)量;C.下一條指令的地址。10.以下敘述中_是正確的。A.RISC 機(jī)一定采用流水技術(shù);B.采用流水技術(shù)的機(jī)器一定是RISC 機(jī);C.CISC 機(jī)一定不采用流水技術(shù)。11.在一地址格式的指令中，下列_是正確的。A.僅

3、有一個(gè)操作數(shù)，其地址由指令的地址碼提供;B.可能有一個(gè)操作數(shù)，也可能有兩個(gè)操作數(shù);C.一定有兩個(gè)操作數(shù)，另一個(gè)是隱含的。12.在浮點(diǎn)機(jī)中，判斷原碼規(guī)格化形式的原則是_。A.尾數(shù)的符號(hào)位與第一數(shù)位不同;B.尾數(shù)的第一數(shù)位為1，數(shù)符任意;C.尾數(shù)的符號(hào)位與第一數(shù)位相同;D.階符與數(shù)符不同。13.I/O 采用不統(tǒng)一編址時(shí)，進(jìn)行輸入輸出操作的指令是_。A.控制指令;B.訪存指令;C.輸入輸出指令。14.設(shè)機(jī)器字長(zhǎng)為64 位，存儲(chǔ)容量為128MB，若按字編址，它的尋址范圍是_。A.16MB;B.16M;C.32M。15. _尋址便于處理數(shù)組問(wèn)題。A.間接尋址;B.變址尋址;C.相對(duì)尋址。16.超標(biāo)量技術(shù)

4、是_ 。A.縮短原來(lái)流水線的處理器周期;B.在每個(gè)時(shí)鐘周期內(nèi)同時(shí)并發(fā)多條指令;C.把多條能并行操作的指令組合成一條具有多個(gè)操作碼字段的指令。17.以下敘述中_是錯(cuò)誤的。A.取指令操作是控制器固有的功能，不需要在操作碼控制下完成;B.所有指令的取指令操作都是相同的;C.在指令長(zhǎng)度相同的情況下，所有指令的取指操作都是相同的。18.I/O 與主機(jī)交換信息的方式中，中斷方式的特點(diǎn)是_ 。A.CPU 與設(shè)備串行工作，傳送與主程序串行工作;B.CPU 與設(shè)備并行工作，傳送與主程序串行工作;C.CPU 與設(shè)備并行工作，傳送與主程序并行工作。19.設(shè)寄存器內(nèi)容為11111111，若它等于+127，則為_ 。A

5、.原碼;B.補(bǔ)碼;C.反碼;D.移碼。20.設(shè)機(jī)器數(shù)采用補(bǔ)碼形式(含l 位符號(hào)位)，若寄存器內(nèi)容為9BH，則對(duì)應(yīng)的十進(jìn)制數(shù)為_ 。A.-27;B.-97;C.-101;D.155。二、填空題(共20 分，每空1 分)1.DMA 的數(shù)據(jù)塊傳送可分為 A_、 B_ 和 C_ 階段。2.設(shè)n = 16 (不包括符號(hào)位)，機(jī)器完成一次加和移位各需100ns，則原碼一位乘最多需 A_ ns，補(bǔ)碼Booth 算法最多需 B_ ns 。3.設(shè)相對(duì)尋址的轉(zhuǎn)移指令占2 個(gè)字節(jié)，第一字節(jié)為操作碼，第二字節(jié)是位移量(用補(bǔ)碼表示)，每當(dāng)CPU 從存儲(chǔ)器取出一個(gè)字節(jié)時(shí)，即自動(dòng)完成(pc )+ 1pc 。設(shè)當(dāng)前指令地址為

6、3008H，要求轉(zhuǎn)移到300FH，則該轉(zhuǎn)移指令第二字節(jié)的內(nèi)容應(yīng)為 A_ 。若當(dāng)前指令地址為300FH，要求轉(zhuǎn)移到3004H，則該轉(zhuǎn)移指令第二字節(jié)的內(nèi)容為 B_。4.設(shè)浮點(diǎn)數(shù)階碼為8 位(含1 位階符)，用移碼表示，尾數(shù)為24 位(含1 位數(shù)符)，用補(bǔ)碼規(guī)格化表示，則對(duì)應(yīng)其最大正數(shù)的機(jī)器數(shù)形式為 A_ ，真值為 B_ (十進(jìn)制表示);對(duì)應(yīng)其絕對(duì)值最小負(fù)數(shù)的機(jī)器數(shù)形式為 C_ ，真值為 D_ (十進(jìn)制表示)。5.I/O 的編址方式可分為 A_ 和 B_ 兩大類，前者需有獨(dú)立的I/O 指令，后者可通過(guò)C_ 指令和設(shè)備交換信息。6.動(dòng)態(tài)RAM 靠 A_ 的原理存儲(chǔ)信息，因此一般在 B_ 時(shí)間內(nèi)必須刷新

7、一次，刷新與 C_ 址有關(guān)，該地址由 D_ 給出。7.在微程序控制器中，一條機(jī)器指令對(duì)應(yīng)一個(gè) A_ ，若某機(jī)有35 條機(jī)器指令，通?？蓪?duì)應(yīng) B_ 。三、解釋下列概念(共10 分，每題2 分)1.CMAR2.總線3.指令流水4.單重分組跳躍進(jìn)位5.尋址方式四、計(jì)算題 (6 分)設(shè)某機(jī)主頻為8MHz，每個(gè)機(jī)器周期平均含2 個(gè)時(shí)鐘周期，每條指令平均有2.5 個(gè)機(jī)器周期，試問(wèn)該機(jī)的平均指令執(zhí)行速度為多少M(fèi)IPS?若機(jī)器主頻不變，但每個(gè)機(jī)器周期平均含4 個(gè)時(shí)鐘周期，每條指令平均有5 個(gè)機(jī)器周期，則該機(jī)的平均指令執(zhí)行速度又是多少M(fèi)IPS?五、簡(jiǎn)答題(共20 分)1.CPU 包括哪幾個(gè)工作周期?每個(gè)工作周期

8、的作用是什么。(4 分)2.什么是指令周期、機(jī)器周期和時(shí)鐘周期?三者有何關(guān)系? (6 分)3 .某機(jī)有五個(gè)中斷源，按中斷響應(yīng)的優(yōu)先順序由高到低為L(zhǎng)0,L1,L2,L3,L4 ，現(xiàn)要求優(yōu)先順序改為L(zhǎng)3,L2,L4,L1,L0，寫出各中斷源的屏蔽字。(5 分)4.某機(jī)主存容量為4M×16 位，且存儲(chǔ)字長(zhǎng)等于指令字長(zhǎng)，若該機(jī)的指令系統(tǒng)具備56 種操作。操作碼位數(shù)固定，且具有直接、間接、立即、相對(duì)、變址五種尋址方式。(5 分)(1)畫出一地址指令格式并指出各字段的作用;(2)該指令直接尋址的最大范圍(十進(jìn)制表示);(3)一次間址的尋址范圍(十進(jìn)制表示);(4 )相對(duì)尋址的位移量(十進(jìn)制表示)

9、。六、問(wèn)答題(共15 分)1.按序?qū)懗鐾瓿梢粭l加法指令A(yù)DD (為主存地址)兩種控制器所發(fā)出的微操作命令及節(jié)拍安排。(8 分)2.假設(shè)磁盤采用DMA 方式與主機(jī)交換信息，其傳輸速率為2MB/s，而且DMA的預(yù)處理需1000 個(gè)時(shí)鐘周期，DMA完成傳送后處理中斷需500 個(gè)時(shí)鐘周期。如果平均傳輸?shù)臄?shù)據(jù)長(zhǎng)度為4KB，試問(wèn)在硬盤工作時(shí)，50MHz 的處理器需用多少時(shí)間比率進(jìn)行DMA 輔助操作(預(yù)處理和后處理)。(7 分)(輸入輸出 4 )七、設(shè)計(jì)題(10 分)設(shè)CPU 共有16 根地址線，8 根數(shù)據(jù)線，并用作訪存控制信號(hào)(低電平有效)，用作讀寫控制信號(hào)(高電平為讀，低電平為寫)?，F(xiàn)有下列芯片及各種門

10、電路(門電路自定)，如圖所示。畫出CPU 與存儲(chǔ)器的連接圖，要求：(1)存儲(chǔ)芯片地址空間分配為：02047 為系統(tǒng)程序區(qū);20488191 為用戶程序區(qū)。(2 )指出選用的存儲(chǔ)芯片類型及數(shù)量;(3)詳細(xì)畫出片選邏輯。答案：一、選擇題(共20 分，每題1 分)1.C 2.C 3.C 4.C 5.A 6.B 7.C8.B 9.C 10.A 11.B 12.B 13.C 14.B15.B 16.B 17.B 18.B 19.D 20.C二、填空題(共20 分，每空1 分)1.A.預(yù)處理 B.數(shù)據(jù)傳送 C.后處理2.A.3200 B.33003.A.05H B.F3H4.A.1,1111111;0.1

11、11 (23 個(gè)1)B.C.0,0000000;1.011 (22 個(gè)1)D.5.A.不統(tǒng)一編址 B.統(tǒng)一編址 C.訪存6.A.電容存儲(chǔ)電荷 B.2ms C.行 D .刷新地址計(jì)數(shù)器7.A.微程序 B.38 個(gè)微程序。三、名詞解釋(20 分)1.答：CMAR 控制存儲(chǔ)器地址寄存器，用于存放微指令的地址，當(dāng)采用增量計(jì)數(shù)器法形成后繼微指令地址時(shí)，CMAR 有計(jì)數(shù)功能。2.答：總線是連接多個(gè)部件(模塊)的信息傳輸線，是各部件共享的傳輸介質(zhì)。3.答：指令流水就是改變各條指令按順序串行執(zhí)行的規(guī)則，使機(jī)器在執(zhí)行上一條指令的同時(shí)，取出下一條指令，即上一條指令的執(zhí)行周期和下一條指令的取指周期同時(shí)進(jìn)行。4.答：

12、n 位全加器分成若干小組，小組內(nèi)的進(jìn)位同時(shí)產(chǎn)生，小組與小組之間采用串行進(jìn)位。5.答：是指確定本條指令的數(shù)據(jù)地址，以及下一條將要執(zhí)行的指令地址的方法。四、計(jì)算題 (共5 分)答：根據(jù)主頻為8MHz ，得時(shí)鐘周期為1/8 = 0.125，機(jī)器周期為0.125×2 = 0.25，指令周期為0.25×2.5 = 0.625。(2 分)(1)平均指令執(zhí)行速度為1/0.625 = 1.6MIPS。(1 分)(2)若機(jī)器主頻不變，機(jī)器周期含4 個(gè)時(shí)鐘周期，每條指令平均含5 個(gè)機(jī)器周期，則指令周期為0.125×4×5 = 2.5?s ，故平均指令執(zhí)行速度為1/2.5 =

13、 0.4MIPS。(2 分)五、簡(jiǎn)答題(共20 分)1.(4 分)答：取指周期是為了取指令 (1 分)間址周期是為了取有效地址 (1 分)執(zhí)行周期是為了取操作數(shù) (1 分)中斷周期是為了保存程序斷點(diǎn) (1 分)2.(6 分)答：指令周期是CPU 取出并執(zhí)行一條指令所需的全部時(shí)間，即完成一條指令的時(shí)間。(1 分)機(jī)器周期是所有指令執(zhí)行過(guò)程中的一個(gè)基準(zhǔn)時(shí)間，通常以存取周期作為機(jī)器周期。(1分)時(shí)鐘周期是機(jī)器主頻的倒數(shù)，也可稱為節(jié)拍，它是控制計(jì)算機(jī)操作的最小單位時(shí)間。(1分)一個(gè)指令周期包含若干個(gè)機(jī)器周期，一個(gè)機(jī)器周期又包含若干個(gè)時(shí)鐘周期，每個(gè)指令周期內(nèi)的機(jī)器周期數(shù)可以不等，每個(gè)機(jī)器周期內(nèi)的時(shí)鐘周期

14、數(shù)也可以不等。(3 分)3.(5 分)答：(每寫對(duì)一個(gè)屏蔽字1 分)設(shè)屏蔽位為“1”時(shí)表示對(duì)應(yīng)的中斷源被屏蔽，屏蔽字排列如下：4.(5 分)答：(1)一地址指令格式為 (1 分)OP 操作碼字段，共6 位，可反映56 種操作；M 尋址方式特征字段，共3 位，可反映5 種尋址方式；A 形式地址字段，共166 3 = 7 位 (1 分)(2)直接尋址的最大范圍為 = 128 (1 分)(3)由于存儲(chǔ)字長(zhǎng)為16 位，故一次間址的尋址范圍為 = 65536 (1 分)(4 )相對(duì)尋址的位移量為64 + 63 (1 分)六、問(wèn)答題(共15 分)1.(8 分)組合邏輯控制器完成ADD 指令的微操作命令及節(jié)

15、拍安排為：取指周期 (2 分)T0 PCMAR，1RT1 M(MAR) MDR，(PC)+ 1PCT2 MDRIR，OP(IR) ID執(zhí)行周期 (2 分)T0 Ad(IR) MAR，1R (即MAR)T1 M(MAR) MDRT2 (ACC)+ (MDR)ACC微程序控制器完成ADD 指令的微操作命令及節(jié)拍安排為：取指周期(2 分)T0 PCMAR，1RT1 Ad(CMDR) CMART2 M(MAR) MDR，(PC)+ 1PCT3 Ad(CMDR) CMART4 MDRIRT5 OP(IR) 微地址形成部件CMAR執(zhí)行周期(2 分)T0 Ad(IR) MAR，1R (即MAR)T1 Ad(CMDR) CMART2 M(MAR) MDRT3 Ad(CMDR) CMART4 (ACC)+ (MDR) ACCT5 Ad(CMDR) CMAR2.(7分)DMA 傳送過(guò)程包括預(yù)處理、數(shù)據(jù)傳送和后處理三個(gè)階段。傳送4KB 的數(shù)據(jù)長(zhǎng)度需4KB/2MB/s = 0.002 秒 (2 分)如果磁盤不斷進(jìn)行傳輸，每秒所需DMA 輔助操作的時(shí)鐘周期數(shù)為