微機(jī)原理期末復(fù)習(xí)整理

1、微機(jī)原理期末復(fù)習(xí)整理一、 名詞解釋1、 Cpu：中央處理器，由運(yùn)算器可控制器構(gòu)成。（運(yùn)算器：是對信息進(jìn)行處理和運(yùn)算的部件，用來完成算術(shù)運(yùn)算和邏輯運(yùn)算?？刂破鳎?）2、 存儲體系：是指計(jì)算機(jī)中由存放程序和數(shù)據(jù)的各種存儲設(shè)備、控制部件及管理信息調(diào)度的設(shè)備（硬件）和算法（軟件）所組成的系統(tǒng)。Cache技術(shù)：在CPU進(jìn)行訪問控制中，當(dāng)工作速度低于CPU中ALU速度時(shí)，會導(dǎo)致因素工作速度不匹配引起CPU效率降低，為提高CPU效率，提高M(jìn)M（內(nèi)存）命中率，在MM與CPU之間增加設(shè)置緩沖技術(shù)。內(nèi)存貯器外存貯器CPUCache技術(shù)Cache技術(shù)電路結(jié)構(gòu)：P115為了提高CPU效率，提高M(jìn)M（內(nèi)存）命中率，目前

2、，主要存在三種地址映像：包括全相聯(lián)、直接相聯(lián)、組相聯(lián)。隨機(jī)存儲器（RAM）：是一種可讀/寫存儲器，其特點(diǎn)是存儲器的任何一個(gè)存儲單元的內(nèi)容都可以隨機(jī)存取，而且存取時(shí)間與存儲單元的物理位置無關(guān)。只讀存儲器（ROM）：是只能對其存儲的內(nèi)容讀出，而不能對其重新寫入的存儲器。3、 I/O接口：位于主機(jī)與外設(shè)之間，用來協(xié)助完成數(shù)據(jù)傳送和控制任務(wù)的邏輯電路稱為輸入/輸出（簡稱I/O）接口電路，接口電路對輸入/輸出過程起緩沖和聯(lián)絡(luò)作用。中斷/中斷系統(tǒng)中斷概念：CPU響應(yīng)接口的中斷請求，暫停正在執(zhí)行的程序（通常稱為主程序），轉(zhuǎn)去執(zhí)行I/O操作程序（稱為中斷服務(wù)子程序或中斷處理子程序），完成數(shù)據(jù)傳輸。處理完畢后，

3、cpu再返回被暫時(shí)中止的程序繼續(xù)執(zhí)行。中斷系統(tǒng)：中斷裝置和中斷處理程序統(tǒng)稱為中斷系統(tǒng)。 中斷系統(tǒng)是計(jì)算機(jī)的重要組成部分。實(shí)時(shí)控制、故障自動處理、計(jì)算機(jī)與外圍設(shè)備間的數(shù)據(jù)傳送往往采用中斷系統(tǒng)。中斷系統(tǒng)的應(yīng)用大大提高了計(jì)算機(jī)效率。DMA：DMA控制器是內(nèi)存儲器同外設(shè)之間進(jìn)行高速數(shù)據(jù)傳送時(shí)的硬件控制電路，是一種實(shí)現(xiàn)直接數(shù)據(jù)傳送的專用處理器，它必須能取代在程序控制傳說中由CPU和軟件所完成的各項(xiàng)功能。4、 數(shù)制概念：是以表示數(shù)值所有的數(shù)字符號個(gè)數(shù)來命名的。5、 尋址方式（參數(shù)）尋址：在寄存器或存儲器上尋找操作數(shù)的有效地址。尋址方式：立即尋址、寄存器尋址、直接尋址、寄存器簡介尋址6、 計(jì)算機(jī)硬件系統(tǒng)：計(jì)

4、算機(jī)的硬件系統(tǒng)通常有“五大件”組成：輸入設(shè)備、輸出設(shè)備、存儲器、運(yùn)算器和控制器。二、 填空題1、 計(jì)算機(jī)軟件（硬件）系統(tǒng)的組成2、 數(shù)制的構(gòu)成及特點(diǎn)（二進(jìn)制的構(gòu)成及特點(diǎn)）3、 ASCII表 4、 存儲器的分類5、 微控制器的控制方式及分類6、 8086匯編語言指令分類7、 DEBUG指令類型（1、8、9、10）D顯示內(nèi)存單元內(nèi)容的命令、U反匯編命令、A匯編命令、G運(yùn)行命令 三、 選擇題(教案)四、 簡答題（20分）1、 計(jì)算機(jī)中數(shù)據(jù)的處理過程？2、 微型計(jì)算機(jī)的性能指標(biāo)？微型計(jì)算機(jī)（Microcomputer），簡稱µC或MC，是指以微處理器為核心，配上由大規(guī)模集成電路制作的存儲器、

5、輸入/輸出接口電路及系統(tǒng)總線所組成的計(jì)算機(jī)。 1.字長 2. 內(nèi)存容量 3. 指令系統(tǒng) 4.運(yùn)算速度 5. 容許配置的外設(shè)數(shù)量 6.系統(tǒng)軟件的配置3、 微型計(jì)算機(jī)操作過程中狀態(tài)字4、 D觸發(fā)器的原理及作用輸入端為D，輸出端為Q、QQ QD觸發(fā)器 CP DD觸發(fā)器的工作原理：當(dāng)時(shí)鐘脈沖CP到達(dá)，在上升沿有效，CPU進(jìn)行檢測，若D與Q一致，則信號維持；若D與Q不一致，信號翻轉(zhuǎn)。5、 CPU尋址方式（圖）過程和方式、作用？立即數(shù)尋址：操作數(shù)直接存放在指令中，緊跟在指令操作碼之后。這樣的數(shù)稱為立即數(shù)，相應(yīng)的尋址方式稱為立即尋址方式。圖示：作用：立即數(shù)尋址方式主要用來給寄存器或存儲單元賦值，因此這種尋址

6、方式不能用于單操作數(shù)指令；若用于雙操作數(shù)指令，也只能用于源操作數(shù)字段，不能用于目標(biāo)操作數(shù)字段。寄存器尋址：操作數(shù)在CPU的內(nèi)部寄存器中，指令指定寄存器名（機(jī)器指令中為寄存器的二進(jìn)制編號）。這種尋址方式在匯編語言格式中表示為：寄存器名圖示：作用：寄存器數(shù)量一般在幾個(gè)到幾十個(gè)，比存儲器單元少很多，因此它的地址碼短，從而縮短了指令長度，節(jié)省了程序存儲空間。另一方面，從寄存器里取數(shù)比從存儲器里取數(shù)的速度快得多，從而提高了指令執(zhí)行速度。 存儲器尋址方式：直接尋址：操作數(shù)在存儲器中，邏輯段中存儲單元的有效偏移地址EA由指令直接給出。圖示：作用：間接尋址：若操作數(shù)在存儲器中，存儲單元有效地址被放在基址寄存器

7、BX、BP或變址寄存器SI、DI中，則稱為寄存器間接尋址。圖示：作用：6、 接口電路的功能？1、數(shù)據(jù)緩沖功能 2、聯(lián)絡(luò)功能 3、尋址功能 4、預(yù)處理功能 5、中斷管理/DMA控制功能五、 計(jì)算題（數(shù)制轉(zhuǎn)換、原碼、反碼、補(bǔ)碼）1、 cpu運(yùn)算的機(jī)器運(yùn)算過程？2、 原碼、反碼、補(bǔ)碼轉(zhuǎn)換？3、 數(shù)制轉(zhuǎn)換？六、 分析設(shè)計(jì)題(7分)1、 運(yùn)算器的部件及作用(圖示)？2、 內(nèi)存的組織結(jié)構(gòu)及工作過程？3、 DMA的概念及聯(lián)絡(luò)功能（253-16）？DMA控制器是內(nèi)存儲器同外設(shè)之間進(jìn)行高速數(shù)據(jù)傳送時(shí)的硬件控制電路，是一種實(shí)現(xiàn)直接數(shù)據(jù)傳送的專用處理器，它必須能取代在程序控制傳說中由CPU和軟件所完成的各項(xiàng)功能。它

8、的主要功能如下：（1） MAC同外設(shè)之間有一對聯(lián)絡(luò)信號線外設(shè)的DMA請求信號DREQ以及DMAC向外設(shè)發(fā)出的DMA響應(yīng)信號DACK，如圖所示。（2） DMAC在接收到DREQ信號后，同CPU之間也有一對聯(lián)絡(luò)信號線DMAC向CPU發(fā)出的總線請求信號（HOLD或BUSRQ）以及CPU在當(dāng)前總線周期結(jié)束后向DMAC發(fā)出的總線響應(yīng)信號（HLDA或BUSAK），DMAC接管對總線的控制權(quán)，進(jìn)入DMA操作方式。（3） 能發(fā)出地址信息，對存儲器尋址，并修改地址指針，并修改地址指針，DMAC內(nèi)部必須有能自動加1或減1的地址寄存器。（4） 能決定傳送的字節(jié)數(shù)，并能判斷DMA傳送是否結(jié)束。DMA內(nèi)部必須有能自動減1的字計(jì)數(shù)寄存器，計(jì)數(shù)結(jié)束產(chǎn)生終止計(jì)數(shù)信號。（5） 能發(fā)出DMA結(jié)束信號，釋放總線，使CPU恢復(fù)總線控制權(quán)。（6） 能發(fā)出讀、寫控制信號，包括存儲器訪問信號和I/O訪問信號。DMAC內(nèi)部必須有時(shí)序和讀/寫控制邏輯。4、 總線概念及分類，及總線請求工作的過程？概念及分類：總線（Bus）是計(jì)算機(jī)各種功能部件之間傳送信息的公共通信干線，它是由導(dǎo)線組成的傳輸線束， 按照計(jì)算機(jī)所傳輸?shù)男畔⒎N類，計(jì)算機(jī)的總線可以劃分為數(shù)據(jù)總線、地址總線和控制總線，分別用來傳輸數(shù)據(jù)、數(shù)據(jù)地址和控制信號?？偩€是