SoC設(shè)計(jì)第11章

1、SoC設(shè)計(jì)方法與實(shí)現(xiàn)設(shè)計(jì)方法與實(shí)現(xiàn)第十一章低功耗設(shè)計(jì)低功耗設(shè)計(jì)郭煒郭煒 魏繼增魏繼增 郭箏郭箏 謝憬謝憬內(nèi)容大綱內(nèi)容大綱為什么需要低功耗設(shè)計(jì)為什么需要低功耗設(shè)計(jì)功耗的類(lèi)型功耗的類(lèi)型低功耗設(shè)計(jì)方法低功耗設(shè)計(jì)方法低功耗技術(shù)低功耗技術(shù)低功耗分析和工具低功耗分析和工具低功耗設(shè)計(jì)趨勢(shì)低功耗設(shè)計(jì)趨勢(shì)內(nèi)容大綱內(nèi)容大綱為什么需要低功耗設(shè)計(jì)為什么需要低功耗設(shè)計(jì)功耗的類(lèi)型功耗的類(lèi)型低功耗設(shè)計(jì)方法低功耗設(shè)計(jì)方法低功耗技術(shù)低功耗技術(shù)低功耗分析和工具低功耗分析和工具低功耗設(shè)計(jì)趨勢(shì)低功耗設(shè)計(jì)趨勢(shì)為什么需要低功耗設(shè)計(jì)為什么需要低功耗設(shè)計(jì)便攜式設(shè)備便攜式設(shè)備電池壽命電池壽命桌面系統(tǒng)桌面系統(tǒng)高功耗高功耗高功耗對(duì)系統(tǒng)的影響高功耗

2、對(duì)系統(tǒng)的影響系統(tǒng)可靠性系統(tǒng)性能系統(tǒng)生產(chǎn)及封裝成本系統(tǒng)散熱成本內(nèi)容大綱內(nèi)容大綱為什么需要低功耗設(shè)計(jì)為什么需要低功耗設(shè)計(jì)功耗的類(lèi)型功耗的類(lèi)型低功耗設(shè)計(jì)方法低功耗設(shè)計(jì)方法低功耗技術(shù)低功耗技術(shù)低功耗分析和工具低功耗分析和工具低功耗設(shè)計(jì)趨勢(shì)低功耗設(shè)計(jì)趨勢(shì)功耗的類(lèi)型功耗的類(lèi)型負(fù)載電容充放電時(shí)引起的功耗，稱(chēng)為動(dòng)態(tài)功耗負(fù)載電容充放電時(shí)引起的功耗，稱(chēng)為動(dòng)態(tài)功耗翻轉(zhuǎn)功耗是數(shù)字電路要完成功能計(jì)算所必須消耗的功耗，稱(chēng)為有效功耗短路功耗是由于CMOS在翻轉(zhuǎn)過(guò)程中PMOS管和NMOS管同時(shí)導(dǎo)通時(shí)消耗的功耗，稱(chēng)為無(wú)效功耗漏電流引起的功耗，稱(chēng)為靜態(tài)功耗漏電流引起的功耗，稱(chēng)為靜態(tài)功耗2DDswscDDswleakDD12PC

3、Vf NQVf NIV 動(dòng)態(tài)功耗靜態(tài)功耗短路功耗漏電流功耗翻轉(zhuǎn)功耗動(dòng)態(tài)功耗動(dòng)態(tài)功耗翻轉(zhuǎn)功耗翻轉(zhuǎn)功耗CMOS電路中的動(dòng)態(tài)電流電路中的動(dòng)態(tài)電流2swithswDDsw01( )d2TPfNP ttC VfN動(dòng)態(tài)功耗動(dòng)態(tài)功耗短路功耗短路功耗CMOS電路中的短路電流電路中的短路電流shortDDswxPQVf N靜態(tài)功耗靜態(tài)功耗在在CMOS電路中靜態(tài)功耗主要是由漏電流引起的功耗。漏電路中靜態(tài)功耗主要是由漏電流引起的功耗。漏電流主要由以下幾部分組成：電流主要由以下幾部分組成： PN結(jié)反向電流I1（PN-junction Reverse Current） 源極和漏極之間的亞閾值漏電流I2（Sub-thre

4、shold Current） 柵極漏電流，包括柵極和漏極之間的感應(yīng)漏電流I3（Gate Induced Drain Leakage） 柵極和襯底之間的隧道漏電流I4（Gate Tunneling）漏電流漏電流leakgeDDleakPVICMOS工藝的發(fā)展與功耗的變化工藝的發(fā)展與功耗的變化TSMC和和BPTM的工藝下晶體管的各種參數(shù)的工藝下晶體管的各種參數(shù)CMOS工藝的發(fā)展與功耗的變化工藝的發(fā)展與功耗的變化在不同工藝下的在不同工藝下的MOS管漏電流的組成管漏電流的組成CMOS工藝的發(fā)展與功耗的變化工藝的發(fā)展與功耗的變化不同電壓、不同工藝、不同頻率及不同晶體管數(shù)目下不同電壓、不同工藝、不同頻率及

5、不同晶體管數(shù)目下CMOS電路的功耗實(shí)例（源自電路的功耗實(shí)例（源自Intel）SoC中的主要功耗中的主要功耗兩個(gè)典型的兩個(gè)典型的SoC系統(tǒng)中的功耗組成系統(tǒng)中的功耗組成SoC中的主要功耗中的主要功耗ARM946-S中系統(tǒng)功耗的組成部分中系統(tǒng)功耗的組成部分內(nèi)容大綱內(nèi)容大綱為什么需要低功耗設(shè)計(jì)為什么需要低功耗設(shè)計(jì)功耗的類(lèi)型功耗的類(lèi)型低功耗設(shè)計(jì)方法低功耗設(shè)計(jì)方法低功耗技術(shù)低功耗技術(shù)低功耗分析和工具低功耗分析和工具低功耗設(shè)計(jì)趨勢(shì)低功耗設(shè)計(jì)趨勢(shì)低功耗反饋的前向設(shè)計(jì)方法低功耗反饋的前向設(shè)計(jì)方法各層次優(yōu)化方法及優(yōu)化效果各層次優(yōu)化方法及優(yōu)化效果內(nèi)容大綱內(nèi)容大綱為什么需要低功耗設(shè)計(jì)為什么需要低功耗設(shè)計(jì)功耗的類(lèi)型功耗

6、的類(lèi)型低功耗設(shè)計(jì)方法低功耗設(shè)計(jì)方法低功耗技術(shù)低功耗技術(shù)低功耗分析和工具低功耗分析和工具低功耗設(shè)計(jì)趨勢(shì)低功耗設(shè)計(jì)趨勢(shì)工藝優(yōu)化工藝優(yōu)化多閾值工藝（多閾值工藝（Multi-Vt Design）方法）方法電源門(mén)控（電源門(mén)控（Power Gating）方法）方法工藝優(yōu)化工藝優(yōu)化多閾值工藝多閾值工藝閾值與漏電流的關(guān)系閾值與漏電流的關(guān)系工藝優(yōu)化工藝優(yōu)化多閾值工藝多閾值工藝一種使用多閾值工藝的設(shè)計(jì)流程一種使用多閾值工藝的設(shè)計(jì)流程工藝優(yōu)化工藝優(yōu)化電源門(mén)控方法電源門(mén)控方法電源閘門(mén)方法電源閘門(mén)方法電壓優(yōu)化電壓優(yōu)化體偏置（體偏置（Body Bias）多電壓（多電壓（Multi-Voltage Scaling）電壓優(yōu)化

7、電壓優(yōu)化體偏置體偏置用于體偏置的三阱結(jié)構(gòu)用于體偏置的三阱結(jié)構(gòu)MOS管管電壓優(yōu)化電壓優(yōu)化多電壓多電壓多電壓設(shè)計(jì)多電壓設(shè)計(jì)門(mén)控時(shí)鐘技術(shù)門(mén)控時(shí)鐘技術(shù)預(yù)計(jì)算預(yù)計(jì)算門(mén)控時(shí)鐘門(mén)控時(shí)鐘門(mén)控時(shí)鐘技術(shù)門(mén)控時(shí)鐘技術(shù)預(yù)計(jì)算預(yù)計(jì)算預(yù)計(jì)算是指通過(guò)判斷輸入向量在滿(mǎn)足一些特定條件預(yù)計(jì)算是指通過(guò)判斷輸入向量在滿(mǎn)足一些特定條件時(shí)將輸入釋放或屏蔽時(shí)將輸入釋放或屏蔽簡(jiǎn)單的停時(shí)鐘電路簡(jiǎn)單的停時(shí)鐘電路門(mén)控時(shí)鐘技術(shù)門(mén)控時(shí)鐘技術(shù)門(mén)控時(shí)鐘門(mén)控時(shí)鐘門(mén)控時(shí)鐘即用邏輯門(mén)電路控制模塊時(shí)鐘的?；蜷_(kāi)門(mén)控時(shí)鐘即用邏輯門(mén)電路控制模塊時(shí)鐘的?；蜷_(kāi)簡(jiǎn)單停時(shí)鐘電路簡(jiǎn)單停時(shí)鐘電路簡(jiǎn)單的門(mén)控電路產(chǎn)生時(shí)鐘毛刺簡(jiǎn)單的門(mén)控電路產(chǎn)生時(shí)鐘毛刺門(mén)控時(shí)鐘技術(shù)門(mén)控時(shí)鐘技術(shù)門(mén)控時(shí)鐘門(mén)

8、控時(shí)鐘使用鎖存器停時(shí)鐘使用鎖存器停時(shí)鐘帶鎖存器的停時(shí)鐘單元工作波形圖帶鎖存器的停時(shí)鐘單元工作波形圖門(mén)控時(shí)鐘的門(mén)控時(shí)鐘的RTL代碼代碼always (CLK or CLK_EN)if (!CLK)CLK_TEMP = CLK_EN；assign GCLK = CLK & CLK_TEMP；門(mén)控時(shí)鐘的可測(cè)性設(shè)計(jì)門(mén)控時(shí)鐘的可測(cè)性設(shè)計(jì)測(cè)試模式下門(mén)控時(shí)鐘單元被旁路測(cè)試模式下門(mén)控時(shí)鐘單元被旁路門(mén)控時(shí)鐘的時(shí)鐘樹(shù)設(shè)計(jì)門(mén)控時(shí)鐘的時(shí)鐘樹(shù)設(shè)計(jì)在時(shí)鐘樹(shù)的根處停在時(shí)鐘樹(shù)的根處停GCLK門(mén)級(jí)優(yōu)化技術(shù)門(mén)級(jí)優(yōu)化技術(shù)毛刺的消除毛刺的消除邏輯級(jí)優(yōu)化邏輯級(jí)優(yōu)化物理級(jí)優(yōu)化物理級(jí)優(yōu)化控制輸入向量控制輸入向量門(mén)級(jí)優(yōu)化技術(shù)門(mén)級(jí)優(yōu)化

9、技術(shù)毛刺的消除毛刺的消除這里的毛刺是指由于電路中信號(hào)的傳輸延遲引起的這里的毛刺是指由于電路中信號(hào)的傳輸延遲引起的不必要的翻轉(zhuǎn)，它的存在會(huì)引起很大的動(dòng)態(tài)功耗不必要的翻轉(zhuǎn)，它的存在會(huì)引起很大的動(dòng)態(tài)功耗消除毛刺前的電路消除毛刺前的電路消除毛刺后的電路消除毛刺后的電路門(mén)級(jí)優(yōu)化技術(shù)門(mén)級(jí)優(yōu)化技術(shù)邏輯級(jí)優(yōu)化邏輯級(jí)優(yōu)化調(diào)整門(mén)的大小調(diào)整門(mén)的大小引腳的重分配引腳的重分配重排序操作重排序操作重新映射重新映射門(mén)級(jí)優(yōu)化技術(shù)門(mén)級(jí)優(yōu)化技術(shù)物理級(jí)優(yōu)化物理級(jí)優(yōu)化物理級(jí)優(yōu)化主要通過(guò)減少翻轉(zhuǎn)和減少負(fù)載電容來(lái)降物理級(jí)優(yōu)化主要通過(guò)減少翻轉(zhuǎn)和減少負(fù)載電容來(lái)降低系統(tǒng)的功耗低系統(tǒng)的功耗物理級(jí)優(yōu)化主要有以下幾種方法：物理級(jí)優(yōu)化主要有以下幾種方

10、法：使用低功耗的庫(kù)設(shè)計(jì)低功耗的布局規(guī)劃基于功耗優(yōu)化的布局規(guī)劃通過(guò)布局布線(xiàn)來(lái)減少毛刺在優(yōu)化布局的時(shí)候調(diào)整緩沖器和連線(xiàn)的大小調(diào)整晶體管的大小減少負(fù)載電容門(mén)級(jí)優(yōu)化技術(shù)門(mén)級(jí)優(yōu)化技術(shù)控制輸入向量控制輸入向量不同的輸入向量條件下漏電流差別不同的輸入向量條件下漏電流差別門(mén)級(jí)優(yōu)化技術(shù)門(mén)級(jí)優(yōu)化技術(shù)控制輸入向量控制輸入向量控制輸入向量的方法控制輸入向量的方法低功耗低功耗SoC系統(tǒng)的動(dòng)態(tài)管理系統(tǒng)的動(dòng)態(tài)管理動(dòng)態(tài)電壓及頻率調(diào)節(jié)技術(shù)動(dòng)態(tài)電壓及頻率調(diào)節(jié)技術(shù)低功耗操作系統(tǒng)低功耗操作系統(tǒng)存儲(chǔ)器功耗控制存儲(chǔ)器功耗控制動(dòng)態(tài)電壓及頻率調(diào)節(jié)技術(shù)動(dòng)態(tài)電壓及頻率調(diào)節(jié)技術(shù)動(dòng)態(tài)電壓及動(dòng)態(tài)頻率調(diào)節(jié)動(dòng)態(tài)電壓及動(dòng)態(tài)頻率調(diào)節(jié)(DVFS，Dynamic

11、 Voltage and Dynamic Frequency Scaling)技術(shù)是一種通過(guò)將不同電路模塊的工作技術(shù)是一種通過(guò)將不同電路模塊的工作電壓及工作頻率調(diào)低到恰好滿(mǎn)足系統(tǒng)最低要求，來(lái)電壓及工作頻率調(diào)低到恰好滿(mǎn)足系統(tǒng)最低要求，來(lái)實(shí)時(shí)降低系統(tǒng)中不同電路模塊功耗的方法實(shí)時(shí)降低系統(tǒng)中不同電路模塊功耗的方法該技術(shù)基于這樣一種觀察結(jié)果，即電路模塊中的最該技術(shù)基于這樣一種觀察結(jié)果，即電路模塊中的最大時(shí)鐘頻率和電壓是緊密相關(guān)的大時(shí)鐘頻率和電壓是緊密相關(guān)的低功耗操作系統(tǒng)低功耗操作系統(tǒng)加入了功耗管理機(jī)制的操作系統(tǒng)加入了功耗管理機(jī)制的操作系統(tǒng)存儲(chǔ)器功耗控制存儲(chǔ)器功耗控制存儲(chǔ)器單元的優(yōu)化，包括減小漏電流，如雙

12、閾值的存儲(chǔ)器單元的優(yōu)化，包括減小漏電流，如雙閾值的SRAM單元、門(mén)控電源的單元、門(mén)控電源的SRAM單元或者門(mén)控接單元或者門(mén)控接地的地的SRAM單元等，使用功耗可控的單元等，使用功耗可控的DRAM分層的存儲(chǔ)器，將一大塊存儲(chǔ)器劃分為幾個(gè)單獨(dú)時(shí)分層的存儲(chǔ)器，將一大塊存儲(chǔ)器劃分為幾個(gè)單獨(dú)時(shí)鐘和電壓可控的小段，使用小段，每一個(gè)存儲(chǔ)器段鐘和電壓可控的小段，使用小段，每一個(gè)存儲(chǔ)器段都工作在不同的功耗模式下都工作在不同的功耗模式下存儲(chǔ)器管理使用多種功耗狀態(tài)存儲(chǔ)器管理使用多種功耗狀態(tài)低功耗低功耗SoC設(shè)計(jì)技術(shù)的綜合考慮設(shè)計(jì)技術(shù)的綜合考慮低功耗技術(shù)對(duì)功耗與設(shè)計(jì)復(fù)雜度的影響低功耗技術(shù)對(duì)功耗與設(shè)計(jì)復(fù)雜度的影響內(nèi)容大綱

13、內(nèi)容大綱為什么需要低功耗設(shè)計(jì)為什么需要低功耗設(shè)計(jì)功耗的類(lèi)型功耗的類(lèi)型低功耗設(shè)計(jì)方法低功耗設(shè)計(jì)方法低功耗技術(shù)低功耗技術(shù)低功耗分析和工具低功耗分析和工具低功耗設(shè)計(jì)趨勢(shì)低功耗設(shè)計(jì)趨勢(shì)功耗度量功耗度量峰值功耗：系統(tǒng)所能達(dá)到的功耗的最大值，主要用峰值功耗：系統(tǒng)所能達(dá)到的功耗的最大值，主要用來(lái)調(diào)整電源線(xiàn)的寬度和噪音的容限來(lái)調(diào)整電源線(xiàn)的寬度和噪音的容限平均功耗：系統(tǒng)在運(yùn)行過(guò)程中的平均功耗，主要用平均功耗：系統(tǒng)在運(yùn)行過(guò)程中的平均功耗，主要用來(lái)選擇封裝方式、冷卻裝置和電池壽命等來(lái)選擇封裝方式、冷卻裝置和電池壽命等RMS（平方根法）：用來(lái)決定電子遷移的規(guī)則（平方根法）：用來(lái)決定電子遷移的規(guī)則電路設(shè)計(jì)中功耗的估計(jì)和

14、方針電路設(shè)計(jì)中功耗的估計(jì)和方針綜合后的功耗估計(jì)：一種動(dòng)態(tài)的功耗仿真方式，與綜合后的功耗估計(jì)：一種動(dòng)態(tài)的功耗仿真方式，與具體的向量相關(guān)的，具有很高的精度，但是需要較具體的向量相關(guān)的，具有很高的精度，但是需要較長(zhǎng)的時(shí)間，主要包括長(zhǎng)的時(shí)間，主要包括RTL級(jí)的估計(jì)、門(mén)級(jí)的估計(jì)和級(jí)的估計(jì)、門(mén)級(jí)的估計(jì)和晶體管級(jí)的估計(jì)，需要精確的功耗模型晶體管級(jí)的估計(jì)，需要精確的功耗模型直接仿真：基于時(shí)鐘周期的功耗仿真方式直接仿真：基于時(shí)鐘周期的功耗仿真方式概率仿真：通過(guò)估計(jì)信號(hào)的轉(zhuǎn)換概率進(jìn)行功耗的仿概率仿真：通過(guò)估計(jì)信號(hào)的轉(zhuǎn)換概率進(jìn)行功耗的仿真真統(tǒng)計(jì)仿真：基于統(tǒng)計(jì)仿真：基于Monte Carlo的仿真方式的仿真方式業(yè)界流行的功耗估計(jì)工具及其特點(diǎn)業(yè)界流行的功耗估計(jì)工具及其特點(diǎn)內(nèi)容大綱內(nèi)容大綱為什么需要低功耗設(shè)計(jì)為什么需要低功耗設(shè)計(jì)功耗的類(lèi)型功耗的類(lèi)型低功耗設(shè)計(jì)方法低功耗設(shè)計(jì)方法低功耗技術(shù)低功耗技術(shù)低功耗分析和工具低功耗分析和工具低功耗設(shè)計(jì)趨勢(shì)低功耗設(shè)計(jì)趨勢(shì)低功耗設(shè)計(jì)趨勢(shì)低功耗設(shè)計(jì)趨勢(shì)系統(tǒng)層次上的低功耗設(shè)計(jì)系統(tǒng)層次上的低功耗設(shè)計(jì)測(cè)試電路的低功耗設(shè)計(jì)測(cè)試電路的低功耗設(shè)計(jì)異步電路設(shè)計(jì)技術(shù)異步電路設(shè)計(jì)技術(shù)內(nèi)存的低功耗設(shè)計(jì)內(nèi)存的低功耗設(shè)計(jì)系統(tǒng)層次上的低功耗設(shè)計(jì)系統(tǒng)層次上的低功耗設(shè)計(jì)靜態(tài)功耗優(yōu)化