EDA課件第3章 Quartus II軟件及其使用

1、第3章 Quartus II軟件及其使用2022年3月6日0時(shí)11分1第3章 Quartus II軟件及其使用3.1 Quartus的使用及設(shè)計(jì)流程的使用及設(shè)計(jì)流程 3.2 Quartus II設(shè)計(jì)正弦信號(hào)發(fā)生器設(shè)計(jì)正弦信號(hào)發(fā)生器 本章小結(jié)本章小結(jié) 第3章 Quartus II軟件及其使用2022年3月6日0時(shí)11分2Quartus是Altera公司推出的新一代開(kāi)發(fā)軟件，適合于大規(guī)模邏輯電路設(shè)計(jì)。pQuartus軟件的設(shè)計(jì)流程概括為設(shè)計(jì)輸入設(shè)計(jì)輸入、設(shè)計(jì)編譯設(shè)計(jì)編譯、設(shè)計(jì)仿真設(shè)計(jì)仿真和設(shè)計(jì)下載設(shè)計(jì)下載等過(guò)程。pQuartus支持多種編輯輸入法，包括圖形編輯輸入法圖形編輯輸入法，VHDLVHDL

2、、VerilogVerilog HDL HDL和和AHDLAHDL的文本編輯輸入法的文本編輯輸入法，符號(hào)編輯輸符號(hào)編輯輸入法入法，以及內(nèi)存編輯輸入法內(nèi)存編輯輸入法。pQuartus與MATLAB和DSP Builder結(jié)合可以進(jìn)行基于FPGA的DSP系統(tǒng)開(kāi)發(fā)，是DSP硬件系統(tǒng)實(shí)現(xiàn)的關(guān)鍵EDA工具，與SOPC Builder結(jié)合，可實(shí)現(xiàn)SOPC系統(tǒng)開(kāi)發(fā)。 3.1 Quartus3.1 Quartus II II的使用及設(shè)計(jì)流程的使用及設(shè)計(jì)流程 第3章 Quartus II軟件及其使用2022年3月6日0時(shí)11分33.1.1 Quartus II的圖形編輯輸入法在Quartus II平臺(tái)上，使用圖

3、形編輯輸入法設(shè)計(jì)電路的操作流程包括編輯、編譯、仿真和編程下載等基本過(guò)程。用Quartus II圖形編輯方式生成的圖形文件的擴(kuò)展名為.gdf或.bdf。為了方便電路設(shè)計(jì)，設(shè)計(jì)者首先應(yīng)當(dāng)在計(jì)算機(jī)中建立自己的工程目錄，例如用myedamybdf文件夾存放設(shè)計(jì).bdf文件，用myedamyvhdl文件夾存放設(shè)計(jì).vhd文件等。 第3章 Quartus II軟件及其使用2022年3月6日0時(shí)11分41.1. 編輯設(shè)計(jì)文件編輯設(shè)計(jì)文件 圖3.1 Quartus II主窗口界面主窗口界面打打開(kāi)開(kāi)項(xiàng)項(xiàng)目目導(dǎo)導(dǎo)航航窗窗口口打打開(kāi)開(kāi)消消息息窗窗口口打打開(kāi)開(kāi)狀狀態(tài)態(tài)窗窗口口創(chuàng)創(chuàng)建建相相當(dāng)當(dāng)文文本本文文件件創(chuàng)創(chuàng)建建新

4、新的的圖圖形形文文件件創(chuàng)創(chuàng)建建新新的的符符號(hào)號(hào)文文件件創(chuàng)創(chuàng)建建新新的的內(nèi)內(nèi)存存文文件件創(chuàng)創(chuàng)建建新新的的波波形形文文件件打打開(kāi)開(kāi)改改變變?cè)O(shè)設(shè)置置窗窗口口開(kāi)開(kāi)始始編編譯譯開(kāi)開(kāi)始始仿仿真真打打開(kāi)開(kāi)編編程程器器窗窗口口第3章 Quartus II軟件及其使用2022年3月6日0時(shí)11分5填入項(xiàng)目所在的填入項(xiàng)目所在的文件夾名文件夾名填入頂層項(xiàng)目名填入頂層項(xiàng)目名填入底層項(xiàng)目名填入底層項(xiàng)目名(1)建立設(shè)計(jì)項(xiàng)目（Project） 執(zhí)行File|New Project Wizard命令第3章 Quartus II軟件及其使用2022年3月6日0時(shí)11分6(2)進(jìn)入圖形編輯方式 執(zhí)行File|New命令 選擇 “

5、Block Diagram/Schematic File ” 方式圖3.3 編輯文件類型對(duì)話框第3章 Quartus II軟件及其使用2022年3月6日0時(shí)11分7（3）選擇元件在原理圖編輯窗中的任何一個(gè)位置上雙擊鼠標(biāo)的左鍵將跳出一個(gè)元件選擇窗。 圖圖2.6 半加器邏輯圖半加器邏輯圖=1&SOCOAB基本邏輯元件庫(kù)基本邏輯元件庫(kù)參數(shù)可設(shè)置的強(qiáng)函數(shù)元件庫(kù)參數(shù)可設(shè)置的強(qiáng)函數(shù)元件庫(kù)基本邏輯元件庫(kù)中的元件基本邏輯元件庫(kù)中的元件由此輸入所需要的元件名由此輸入所需要的元件名MAX+plus庫(kù)庫(kù)圖3.4 元件選擇對(duì)話框 第3章 Quartus II軟件及其使用2022年3月6日0時(shí)11分8圖3.5

6、一位全加器的圖形編輯文件（4）編輯圖形文件第3章 Quartus II軟件及其使用2022年3月6日0時(shí)11分92. 2. 編譯設(shè)計(jì)文件編譯設(shè)計(jì)文件1.在編譯設(shè)計(jì)文件前，應(yīng)先選擇下載的目標(biāo)芯片，否則系統(tǒng)將以默認(rèn)的目標(biāo)芯片為基礎(chǔ)完成設(shè)計(jì)文件的編譯。2.在Quartus II集成環(huán)境下，執(zhí)行Assignments|Device命令，彈出器件選擇對(duì)話框的Family欄目中選擇目標(biāo)芯片系列名，如FLEX10K，然后在Available devices欄目中用鼠標(biāo)點(diǎn)黑選擇的目標(biāo)芯片型號(hào)，如EPF10KLC84-4，選擇結(jié)束單擊OK按鍵。3.執(zhí)行Pricessing|Start Compilation命令

7、，或者按“開(kāi)始編譯”按鍵，即可進(jìn)行編譯，編譯過(guò)程中的相關(guān)信息將在“消息窗口”中出現(xiàn)。 圖3.6 目標(biāo)芯片選擇對(duì)話框第3章 Quartus II軟件及其使用2022年3月6日0時(shí)11分103.3. 仿真設(shè)計(jì)文件仿真設(shè)計(jì)文件建立波形文件輸入信號(hào)節(jié)點(diǎn)設(shè)置波形參量編輯輸入信號(hào)波形文件存盤運(yùn)行仿真器分析仿真波形等過(guò)程 （1）建立波形文件 執(zhí)行File|New命令 在彈出編輯文件類型對(duì)話 框中，選擇Other Files中 的Vector Waveform File 單擊OK按鍵u 直接按主窗口上的“創(chuàng)建新的波形文件”按鈕，進(jìn)入QuartusII波形編輯方式第3章 Quartus II軟件及其使用2022

8、年3月6日0時(shí)11分11（2）輸入信號(hào)節(jié)點(diǎn)l在波形編輯方式下，執(zhí)行Edit|Insert Node or Bus命令l在波形文件編輯窗口的Name欄中點(diǎn)擊鼠標(biāo)右鍵，在彈出的菜單中選擇“Insert Node or Bus”命令，即可彈出插入節(jié)點(diǎn)或總線(Insert Node or Bus)對(duì)話框 。 圖3.7 插入信號(hào)節(jié)點(diǎn)對(duì)話框第3章 Quartus II軟件及其使用2022年3月6日0時(shí)11分12圖3.8 節(jié)點(diǎn)發(fā)現(xiàn)者對(duì)話框節(jié)點(diǎn)發(fā)現(xiàn)者對(duì)話框第3章 Quartus II軟件及其使用2022年3月6日0時(shí)11分13（3）設(shè)置波形參量Quartus II默認(rèn)的仿真時(shí)間域是100ns，如果需要更長(zhǎng)時(shí)間

9、觀察仿真結(jié)果，可執(zhí)行Edit|End Time選項(xiàng)，在彈出的End Time選擇窗中，選擇適當(dāng)?shù)姆抡鏁r(shí)間域。 圖3.9 設(shè)置仿真時(shí)間域?qū)υ捒虻?章 Quartus II軟件及其使用2022年3月6日0時(shí)11分14（4）編輯輸入信號(hào) 為輸入信號(hào)a、b和cin編輯測(cè)試電平（5）波形文件存盤 執(zhí)行“File”選項(xiàng)的“Save”命令，在彈出的“Save as” 對(duì)話框中直接按“OK”鍵即可完成波形文件的 存盤。在波形文件存盤操中，系統(tǒng)自動(dòng)將波形文 件名設(shè)置 設(shè)計(jì)文件名同名，但文件類型.vwf。第3章 Quartus II軟件及其使用2022年3月6日0時(shí)11分15（6）運(yùn)行仿真器執(zhí)行Processin

10、g|Start Simulation命令單擊Start Simulation按鍵圖3.10 全加器的仿真波形第3章 Quartus II軟件及其使用2022年3月6日0時(shí)11分164. 4. 編程下載設(shè)計(jì)文件編程下載設(shè)計(jì)文件編程下載設(shè)計(jì)文件包括引腳鎖定和編程下載兩部分。（1）引腳鎖定 在目標(biāo)芯片引腳鎖定前，需要確定使用的EDA硬件開(kāi)發(fā)平臺(tái)及相應(yīng)的工作模式。然后確定了設(shè)計(jì)電路的輸入和輸出端與目標(biāo)芯片引腳的連接關(guān)系，再進(jìn)行引腳鎖定。 第3章 Quartus II軟件及其使用2022年3月6日0時(shí)11分17執(zhí)行Assignments|Assignments Editor命令或者直接單擊Assignm

11、ents Editor按鈕，在對(duì)話框的Category欄目選擇Pin項(xiàng)。 圖3.11 賦值編輯對(duì)話框第3章 Quartus II軟件及其使用2022年3月6日0時(shí)11分18用鼠標(biāo)雙擊Name欄目下的，在其下拉菜單中列出了設(shè)計(jì)電路的全部輸入和輸出端口名。用鼠標(biāo)選擇其中的一個(gè)端口后，再用鼠標(biāo)雙擊Location欄目下的，在其下拉菜單中列出了目標(biāo)芯片全部可使用的I/O端口，然后用鼠標(biāo)選擇其中的一個(gè)I/O端口。賦值編輯操作結(jié)束后，存盤并關(guān)閉此窗口，完成引腳鎖定。 鎖定引腳后還需要對(duì)設(shè)計(jì)文件重新編譯，產(chǎn)生設(shè)計(jì)電路的下載文件（.sof）。 第3章 Quartus II軟件及其使用2022年3月6日0時(shí)11

12、分19（2）編程下載設(shè)計(jì)文件 在編程下載設(shè)計(jì)文件之前，需要將硬件測(cè)試系統(tǒng)，通過(guò)計(jì)算機(jī)的并行打印機(jī)接口與計(jì)算機(jī)連接好，打開(kāi)電源。首先設(shè)定編程方式。執(zhí)行Tools|Programmer命令或者直接單擊Programmer按鈕，彈出所示的設(shè)置編程方式窗口。 開(kāi)始編程按鍵開(kāi)始編程按鍵添加文件按鍵添加文件按鍵選擇器件按鍵選擇器件按鍵圖3.12 設(shè)置編程方式窗口設(shè)置編程方式窗口第3章 Quartus II軟件及其使用2022年3月6日0時(shí)11分20（1）選擇下載文件 用鼠標(biāo)點(diǎn)擊下載方式窗口左邊的Add File（添加文件）按鍵，在彈出的Select Programming File（選擇編程文件）的對(duì)話框

13、中，選擇全加器設(shè)計(jì)工程目錄下的下載文件Adder_1.sof。 圖3.13 選擇下載文件對(duì)話框第3章 Quartus II軟件及其使用2022年3月6日0時(shí)11分21（2）設(shè)置硬件設(shè)置編程方式窗口中，點(diǎn)擊Hardwaresettings按鈕，在彈出的的Hardware Setup硬件設(shè)置對(duì)話框中Add Hardware按鍵，在彈出的Add Hardware的添加硬件對(duì)話框中選擇 ByteBlasterMV編程方式后單擊OK銨鈕。 圖3.14 硬件設(shè)置對(duì)話框第3章 Quartus II軟件及其使用2022年3月6日0時(shí)11分22圖3.15 添加硬件對(duì)話框（3）編程下載 執(zhí)行Processing|

14、Stare Programming命令或者直接按Start Programming按鈕，即可實(shí)現(xiàn)設(shè)計(jì)電路到目標(biāo)芯片的編程下載。 第3章 Quartus II軟件及其使用2022年3月6日0時(shí)11分233.1.2 Quartus II的文本編輯輸入法Quartus的文本編輯輸入法與圖形輸入法的設(shè)計(jì)步驟基本相同。n在設(shè)計(jì)電路時(shí)，首先要建立設(shè)計(jì)項(xiàng)目，然后在Quartus集成環(huán)境下，執(zhí)行File|New命令，在彈出的編輯文件類型對(duì)話框，選擇VHDL File或Verilog HDL File，或者直接單擊主窗口上的“創(chuàng)建新的文本文件”按鈕，進(jìn)入Quartus 文本編輯方式。n在文本編輯窗口中，完成VH

15、DL或Verilog HDL設(shè)計(jì)文件的編輯，然后再對(duì)設(shè)計(jì)文件進(jìn)行編譯、仿真和下載操作。 第3章 Quartus II軟件及其使用2022年3月6日0時(shí)11分24圖3.16 文本編輯窗口第3章 Quartus II軟件及其使用2022年3月6日0時(shí)11分253.2 Quartus3.2 Quartus II II設(shè)計(jì)正弦信號(hào)發(fā)生器設(shè)計(jì)正弦信號(hào)發(fā)生器3.2.1 創(chuàng)建工程和編輯設(shè)計(jì)文件頂層文件SINGT.VHD在FPGA中實(shí)現(xiàn)，包含兩個(gè)部分：ROM的地址信號(hào)發(fā)生器(由5位計(jì)數(shù)器擔(dān)任)和正弦數(shù)據(jù)存儲(chǔ)ROM，ROM由LPM_ROM模塊構(gòu)成。D/A輸出頻率f與地址發(fā)生器的時(shí)鐘CLK的輸入頻率f0、每周期的

16、波形數(shù)據(jù)點(diǎn)數(shù)(在此選擇64點(diǎn))的關(guān)系是：f = f0 /64。 頂層 VHDL 設(shè)計(jì)文件 (SINGT.VHD) 5 位數(shù)據(jù)計(jì)數(shù)器 (地址發(fā)生器) 數(shù)據(jù)存儲(chǔ) ROM (LPM_ROM 模塊) datarom.vhd 8 位 D/A 波形輸出 圖3.17 正弦信號(hào)發(fā)生器結(jié)構(gòu)圖 第3章 Quartus II軟件及其使用2022年3月6日0時(shí)11分261.編輯設(shè)計(jì)文件首先建立工作庫(kù)，以便設(shè)計(jì)工程項(xiàng)目的存儲(chǔ)。任何一項(xiàng)設(shè)計(jì)都是一項(xiàng)工程(Project)，都必須首先為此工程建立一個(gè)放置與此工程相關(guān)的所有文件的文件夾，此文件夾將被EDA軟件默認(rèn)為工作庫(kù)(Work Library)。 在 建 立 了 文 件

17、夾 后 就 可 以 將 設(shè) 計(jì) 文 件 通 過(guò)QuartusII的文本編輯器編輯并存盤。 第3章 Quartus II軟件及其使用2022年3月6日0時(shí)11分27(1)(1)新建一個(gè)文件夾。利用資源管理器，新建一個(gè)新建一個(gè)文件夾。利用資源管理器，新建一個(gè)文件夾，如：文件夾，如：e:SIN GNTe:SIN GNT。(2) (2) 輸入源程序。打開(kāi)輸入源程序。打開(kāi)QuartusIIQuartusII，執(zhí)行，執(zhí)行File|NewFile|New，在在NewNew窗口中的窗口中的Device Design FilesDevice Design Files中選擇編譯中選擇編譯文件的語(yǔ)言類型，這里選文件

18、的語(yǔ)言類型，這里選VHDL FilesVHDL Files。 然后在然后在VHDLVHDL文本編譯窗中鍵入例文本編譯窗中鍵入例3.13.1的的VHDLVHDL程序。程序。(3)(3)文件存盤。執(zhí)行文件存盤。執(zhí)行File|SaveFile|Save As As，找到已設(shè)立的文，找到已設(shè)立的文件夾件夾e:SIN_GNT e:SIN_GNT ，存盤文件名應(yīng)該與實(shí)體名，存盤文件名應(yīng)該與實(shí)體名一致，即一致，即singt.vhdsingt.vhd。 圖3.18 選擇編輯文件的語(yǔ)言類型 圖3.19 編輯輸入設(shè)計(jì)文件第3章 Quartus II軟件及其使用2022年3月6日0時(shí)11分28【例3.1】正弦信號(hào)發(fā)

19、生器VHDL程序LIBRARY IEEE； -正弦信號(hào)發(fā)生器源文件USE IEEE.STD_LOGIC_1164.ALL；USE IEEE.STD_LOGIC_UNSIGNED.ALL；ENTITY SINGT IS PORT(CLK：IN STD_LOGIC； -信號(hào)源時(shí)鐘 DOUT：OUT STD_LOGIC_VECTOR(7 DOWNTO 0)； -8位波形數(shù)據(jù)輸出END；第3章 Quartus II軟件及其使用2022年3月6日0時(shí)11分29ARCHITECTURE DACC OF SINGT IS COMPONENT DATAROM -調(diào)用波形數(shù)據(jù)存儲(chǔ)器 LPM_ROM ATAROM

20、.VHD聲明 PORT(address：IN STD_LOGIC_VECTOR(5 DOWNTO 0)； inclock：IN STD_LOGIC ； q：OUT STD_LOGIC_VECTOR (7 DOWNTO 0)；END COMPONENT；SIGNAL Q1：STD_LOGIC_VECTOR(5DOWNTO0)； -設(shè)定內(nèi)部節(jié)點(diǎn)作為地址計(jì)數(shù)器第3章 Quartus II軟件及其使用2022年3月6日0時(shí)11分30BEGINPROCESS(CLK ) -LPM_ROM地址發(fā)生器進(jìn)程 BEGIN IF CLKEVENT AND CLK = 1 THEN Q1Q1,q=DOUT,incl

21、ock=CLK);-例化END； 第3章 Quartus II軟件及其使用2022年3月6日0時(shí)11分312. 創(chuàng)建工程創(chuàng)建工程 (1)建立新工程管理窗。執(zhí)行File|New Project Wizard命令，在對(duì)話框進(jìn)行工程設(shè)置。圖3.20 利用New Project Wizard創(chuàng)建工程 第3章 Quartus II軟件及其使用2022年3月6日0時(shí)11分32 (2) 將設(shè)計(jì)文件加入工程中(3)選擇仿真器和綜合器類型圖3.21 將所有相關(guān)的文件加入工程 第3章 Quartus II軟件及其使用2022年3月6日0時(shí)11分33(4) 選擇目標(biāo)芯片選擇目標(biāo)芯片(5)(5)結(jié)束設(shè)置結(jié)束設(shè)置 圖3

22、.22 選擇此系列的具體芯片 圖3.23 SINGT的工程管理窗第3章 Quartus II軟件及其使用2022年3月6日0時(shí)11分343.2.2 編譯1. 編譯前設(shè)置編譯前設(shè)置(1) 選擇目標(biāo)芯片選擇目標(biāo)芯片。執(zhí)行Assignmemts|settings命令，在彈出的對(duì)話框中選Compiler Settings 項(xiàng)下的Device，選目標(biāo)芯片 。(2) 選擇目標(biāo)器件編程配置方式選擇目標(biāo)器件編程配置方式。由圖3.24中的按鈕Device & Pin Options進(jìn)入選擇窗，可選Configuration方式為Active Serial。 圖3.24 選定目標(biāo)器件 圖3.25 選擇配置

23、器件和配置方式 第3章 Quartus II軟件及其使用2022年3月6日0時(shí)11分35(3) (3) 選擇輸出配置選擇輸出配置在圖3.25所示的Programming Files窗口，可以選Hexadecimal (Intel-Format)output File，即產(chǎn)生下載文件的同時(shí)，產(chǎn)生2進(jìn)制16進(jìn)制配置文件fraqtest.hexout，可用于單片機(jī)與EPROM構(gòu)成的FPGA配置電路系統(tǒng)。 圖3.26 輸出文件.hexout設(shè)置 第3章 Quartus II軟件及其使用2022年3月6日0時(shí)11分362. 編譯及了解編譯結(jié)果 l首先執(zhí)行Processing|Start Compilat

24、ion命令，啟動(dòng)全程編譯。l注意這里所謂的編譯(Compilation)包括QuartusII對(duì)設(shè)計(jì)輸入的多項(xiàng)處理操作，其中包括排錯(cuò)排錯(cuò)、數(shù)據(jù)網(wǎng)表文件提取數(shù)據(jù)網(wǎng)表文件提取、邏輯邏輯綜合綜合、適配適配、裝配文件裝配文件(仿真文件與編程配置文件仿真文件與編程配置文件)的生成的生成，以及基于目標(biāo)器件的工程時(shí)序分析基于目標(biāo)器件的工程時(shí)序分析等。l如果工程中的文件有錯(cuò)誤，在下方的Processing處理欄中會(huì)顯示出來(lái)。對(duì)于Processing欄顯示出的語(yǔ)句格式錯(cuò)誤，可雙擊此條文，即彈出vhdl文件，在閃動(dòng)的光標(biāo)處(或附近)可發(fā)現(xiàn)文件中的錯(cuò)誤。再次進(jìn)行編譯直至排除所有錯(cuò)誤。 第3章 Quartus II軟

25、件及其使用2022年3月6日0時(shí)11分373.2.3 正弦信號(hào)數(shù)據(jù)ROM定制1. 1. 設(shè)計(jì)設(shè)計(jì)ROMROM初始化數(shù)據(jù)文件初始化數(shù)據(jù)文件初始化數(shù)據(jù)文件格式有兩種：初始化數(shù)據(jù)文件格式有兩種：Memory Initialization File(.mif)格式Hexadecimal(Intel-Format)File(.hex)格式(1) (1) 建立建立.mif.mif格式文件格式文件p 執(zhí)行File |New，并在New窗中選擇Other files項(xiàng)，并選Memory Initialization File，圖3.27所示，單擊OK后產(chǎn)生ROM數(shù)據(jù)文件大小選擇窗。這里采用64點(diǎn)8位數(shù)據(jù)的情，

26、可選ROM的數(shù)據(jù)數(shù)Number為64，數(shù)據(jù)寬Word size取8位。p 單擊“OK”按鈕，將出現(xiàn)如圖3.28的空的mif數(shù)據(jù)表格，將波形數(shù)據(jù)填入此表中，完成后執(zhí)行File|Save as命令，保存此數(shù)據(jù)文件，取名為romd.mif。 圖3.27 進(jìn)入mif文件編輯窗 第3章 Quartus II軟件及其使用2022年3月6日0時(shí)11分38 (2) 建立.hex格式文件第一種方法與以上介紹的方法相同，只是在New窗中選擇Other files項(xiàng)后，選擇Hexadecimal (Intel-Format) File項(xiàng)，最后保存為.hex格式文件。第二種方法是利用單片機(jī)匯編程序編輯器將此64個(gè)數(shù)據(jù)

27、編輯于如圖3.29所示的編輯窗中，然后用單片機(jī)ASM編譯器產(chǎn)生.hex格式文件，在此不妨取名為sind1.asm，編譯后得到sind1.hex文件，再將sind1.hex或romd.mif文件都存到e:sin_gntasm文件夾中備用。 ASM格式建立hex文件第3章 Quartus II軟件及其使用2022年3月6日0時(shí)11分392.2.定制定制ROMROM元件元件(DATAROM.VHD)(DATAROM.VHD)利用MegaWizard Plug-In Manager定制正弦信號(hào)數(shù)據(jù)ROM步驟(1)設(shè)置初始對(duì)話框。執(zhí)行Tools|MegaWizard Plug-In Manager命令，

28、在圖3.30所示的界面執(zhí)行Create a new custom單選按鈕，即定制一個(gè)新的模塊。單擊Next后，在圖3.31左欄選擇Storage項(xiàng)下的LPM_ROM，再選Cyclone器件和VHDL語(yǔ)言方式，最后鍵入ROM文件存放的路徑和文件名：e:sin_gnt datarom.vhd。圖3.30 定制新的宏功能塊 圖3.31 LPM_ROM宏功能塊設(shè)定 第3章 Quartus II軟件及其使用2022年3月6日0時(shí)11分40(2) 選擇ROM控制線和地址、數(shù)據(jù)線。在圖3.32、圖3.33所示的對(duì)話框中選擇地址與數(shù)據(jù)的位寬分別為64和8，選擇地址所存控制信號(hào)inclock，并選擇數(shù)據(jù)文件si

29、nd1.hex。 圖3.32 選擇DATAROM模塊數(shù)據(jù)線和地址線寬度圖3.33 選擇地址所存信號(hào)inclock 第3章 Quartus II軟件及其使用2022年3月6日0時(shí)11分41(3)測(cè)試執(zhí)行ROM模塊 執(zhí)行Processing|Start Compilation命令，啟動(dòng)全程編譯。如果編譯進(jìn)程信息出現(xiàn)警告語(yǔ)句：“Warning：Cant find Memory Initialization”，說(shuō)明DATAROM中未能調(diào)入初始化文件的波形數(shù)據(jù)。檢查文件調(diào)用語(yǔ)句路徑是否正確。 (4) 閱讀編譯報(bào)告 編譯成功后，觀察編譯處理流程，包括數(shù)據(jù)網(wǎng)表建立、邏輯綜合、適配、配置文件裝配和時(shí)序分析。第

30、3章 Quartus II軟件及其使用2022年3月6日0時(shí)11分423.2.4 3.2.4 仿真仿真 (1) 打開(kāi)波形編輯器。 (2) 設(shè)置仿真時(shí)間區(qū)域。設(shè)定仿真時(shí)間為50微秒。 (3) 存盤波形文件。 (4) 輸入信號(hào)節(jié)點(diǎn)。 圖3.37 波形編輯器圖和通過(guò)波形編輯器輸入信號(hào)節(jié)點(diǎn) 第3章 Quartus II軟件及其使用2022年3月6日0時(shí)11分43 (5)編輯輸入波形。在Clock窗中設(shè)置CLK的周期為3s， 再對(duì)文件存盤。 (6) 總線數(shù)據(jù)格式設(shè)置。圖3.38 選擇時(shí)鐘周期和占空比 圖3.39 設(shè)置仿真信號(hào)數(shù)據(jù)格式 第3章 Quartus II軟件及其使用2022年3月6日0時(shí)11分4

31、4(7)仿真器參數(shù)設(shè)置。 (8)啟動(dòng)仿真器，觀察仿真結(jié)果。圖3.40 singt工程仿真波形 第3章 Quartus II軟件及其使用2022年3月6日0時(shí)11分453.2.5 測(cè)試 1.引腳鎖定、下載和硬件測(cè)試引腳鎖定、下載和硬件測(cè)試 (1)(1)引腳鎖定引腳鎖定。打開(kāi)singt工程，在菜單Assignments中選Assignments Editor按鈕，彈出的對(duì)話框如圖3.42所示，先單擊右上方的Pin，再雙擊下方最左欄的New選項(xiàng)，彈出信號(hào)名欄，選擇CLK，再雙擊其右側(cè)欄，選中需要的引腳名(如179)，依此類推，鎖定所有引腳。最后點(diǎn)擊存盤。引腳鎖定后，必須再編譯一次。 圖3.42 引腳

32、鎖定編輯窗 第3章 Quartus II軟件及其使用2022年3月6日0時(shí)11分46 (2) 選擇編程模式和配置選擇編程模式和配置。 (3)選擇編程器選擇編程器。 (4)下載后，打開(kāi)SOPC系統(tǒng)左上側(cè)的+/-12V開(kāi)關(guān)，將示波器 探頭接于主系 統(tǒng)左下角的2個(gè)掛鉤處，最右側(cè)的時(shí)鐘選 擇，用短路帽接插clock0為65536Hz或750KHz處，模式選 擇5，這時(shí)可以從示波器上看到波形輸出。 圖3.43 編程窗 第3章 Quartus II軟件及其使用2022年3月6日0時(shí)11分47 2.使用嵌入式邏輯分析儀進(jìn)行實(shí)時(shí)測(cè)試使用嵌入式邏輯分析儀進(jìn)行實(shí)時(shí)測(cè)試 (1) 執(zhí)行File|New|Other Files|SignalTapII File命令，單擊OK按鈕，即出現(xiàn)圖 3.44所示的SignalTapII編輯窗口。 圖3.44 SignalTapII編輯窗口 第3章 Quartus II軟件及其使用2022年3月6日0時(shí)11分48(2) 調(diào)入待測(cè)信號(hào)及文件存盤。調(diào)入待測(cè)信號(hào)及文件存盤。