EDA數碼管動態(tài)掃描電路_第1頁
EDA數碼管動態(tài)掃描電路_第2頁
EDA數碼管動態(tài)掃描電路_第3頁
EDA數碼管動態(tài)掃描電路_第4頁
EDA數碼管動態(tài)掃描電路_第5頁
已閱讀5頁,還剩2頁未讀 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領

文檔簡介

1、數碼管動態(tài)掃描電路設計試設計一個數碼管動態(tài)顯示的掃面控制電路。它能將8路位二進制數顯示在實驗箱上的8個數碼管上。要求:當輸入為0000-1001時顯示為09,1010-1111時顯示ABCDEF字母。先將該控制電路分為幾個模塊,然后用VHDL的結構化描述方式實現該電路。38譯碼器LIBRARY IEEE;ENTITY LIN_EDA ISPORT(ABC:IN STD_LOGIC_VECTOR(2 DOWNTO 0;BT:OUT STD_LOGIC_VECTOR(7 DOWNTO 0 ;END;ARCHITECTURE ONE OF LIN_EDA ISBEGINPROCESS(ABCBEGI

2、NCASE ABC ISWHEN "000"=>BT<="00000001"WHEN "001"=>BT<="00000010"WHEN "010"=>BT<="00000100"WHEN "011"=>BT<="00001000"WHEN "100"=>BT<="00010000"WHEN "101"=>BT&

3、lt;="00100000"WHEN "110"=>BT<="01000000"WHEN "111"=>BT<="10000000"WHEN OTHERS=>NULL;END CASE;END PROCESS;END;3位二進制計數器LIBRARY IEEE;ENTITY OK_B ISPORT(CLK1:IN STD_LOGIC;Q:BUFFER STD_LOGIC_VECTOR(2 DOWNTO 0;END;ARCHITECTURE BBC OF OK_B IS

4、SIGNAL Q1:STD_LOGIC_VECTOR(2 DOWNTO 0;BEGINPROCESS(CLKBEGINIF CLK1'EVENT AND CLK1='1' THENQ1<=Q1+1;END IF;END PROCESS;Q<=Q1;END;7段譯碼器LIBRARY IEEE;ENTITY DECL7S ISPORT(A:IN STD_LOGIC_VECTOR(3 DOWNTO 0;LED7S:OUT STD_LOGIC_VECTOR(6 DOWNTO 0 ; END;ARCHITECTURE ONE OF DECL7S ISBEGINPROC

5、ESS(ABEGINCASE A ISWHEN "0000"=>DECL7S<="0111111"WHEN "0001"=>DECL7S<="0000110"WHEN "0010"=>DECL7S<="1011011"WHEN "0011"=>DECL7S<="1001111"WHEN "0100"=>DECL7S<="1100110"W

6、HEN "0101"=>DECL7S<="1101101"WHEN "0110"=>DECL7S<="1111101"WHEN "0111"=>DECL7S<="0000111"WHEN "1000"=>DECL7S<="1111111"WHEN "1001"=>DECL7S<="1101111"WHEN "1010"

7、=>DECL7S<="1110111"WHEN "1011"=>DECL7S<="1111100"WHEN "1100"=>DECL7S<="0111001"WHEN "1101"=>DECL7S<="1011110"WHEN "1110"=>DECL7S<="1111001"WHEN "1111"=>DECL7S<=&quo

8、t;1110001"WHEN OTHERS=>NULL;END CASE;END PROCESS;END;頂層文件LIBRARY IEEE;ENTITY sccbc_led ISPORT(B:IN STD_LOGIC_VECTOR(3 DOWNTO 0;LED7S1:OUT STD_LOGIC_VECTOR(6 DOWNTO 0;BT1:OUT STD_LOGIC_VECTOR(7 DOWNTO 0; END;ARCHITECTURE CNT_ABC OF sccbc_led IS COMPONENT LIN_EDAPORT(ABC:IN STD_LOGIC_VECTOR(2

9、DOWNTO 0;BT:OUT STD_LOGIC_VECTOR(7 DOWNTO 0 ; END COMPONENT;COMPONENT OK_BPORT(CLK1:IN STD_LOGIC;Q:BUFFER STD_LOGIC_VECTOR(2 DOWNTO 0; END COMPONENT;COMPONENT DECL7SPORT(A:IN STD_LOGIC_VECTOR(3 DOWNTO 0;LED7S:OUT STD_LOGIC_VECTOR(6 DOWNTO 0 ; END COMPONENT;COMPONENT ABC_HPORT(B1:IN STD_LOGIC_VECTOR(

10、3 DOWNTO 0;Q:OUT INTEGER RANGE 0 TO 15 ;END COMPONENT;SIGNAL B:STD_LOGIC;SIGNAL A2:INTEGER;BEGINU1:ABC_H PORT MAP(B1=>B,A1=>A2;U2:DECL7S PORT MAP(A=>A2,LED7S=>LED7S1;U3:OK_B PORT MAP(CLK1=>CLK,Q=>B;U4:LIN_EDA PORT MAP(ABC=>B,BT=>BT1;END ARCHITECTURE CNT_ABC ;數據選擇器LIBRARY IEEE

11、;ENTITY ABC_H ISPORT(B1:IN STD_LOGIC_VECTOR(3 DOWNTO 0;Q:OUT INTEGER RANGE 0 TO 15 ;END;ARCHITECTURE ABC_C OF ABC_H ISBEGINPROCESS(B1BEGINCASE B1 ISWHEN "0000"=>A1<=0; WHEN "0001"=>A1<=1; WHEN "0010"=>A1<=2; WHEN "0011"=>A1<=3; WHEN "0100"=>A1<=4; WHEN "0101"=>A1<=5; WHEN "0110"=>A1<=6; WHEN "0111"=>A1<=7; WHEN "1000"=>A1<=8; WHEN "1001"=>A1<=9; WHEN "1010"=>A1<=10; WHEN "1011"=>A1<=11; WHEN &q

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間,僅對用戶上傳內容的表現方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論