硬件實(shí)驗(yàn)各器件芯片說明

1、積分電路微分電路74LS00（03）芯片：引出端符號(hào)1A-4A，1B-4B 輸入端1Y-4Y 輸出端邏輯圖：門電路的扇出系數(shù)N0扇出系數(shù)N0指門電路能驅(qū)動(dòng)同類門的個(gè)數(shù)，它是衡量門電路負(fù)載能力的一個(gè)參數(shù)，TTL集成與非門有兩種不同性質(zhì)的負(fù)載，即灌電流負(fù)載和拉電流負(fù)載。因此，它有兩種扇出系數(shù)，即低電平扇出系數(shù)N0L和高電平扇出系數(shù)N0H。通常有IiH<IiL，則N0H>N0L，故常以N0L作為門的扇出系數(shù)。N0L的測試電路如圖1-3所示，門的輸入端全部懸空，輸出端接灌電流負(fù)載RL，調(diào)節(jié)RL使IOL增大，VOL隨之增高，當(dāng)VOL達(dá)到VOlm（手冊中規(guī)定低電平規(guī)范值為0.4V）時(shí)的IOL就

2、是允許灌入的最大負(fù)載電流，則N0LIOL÷Iis，通常N0L>8（Iis是短路電流，測法如下）圖1-3 扇出系數(shù)測試電路：74LS04（06）74LS125：引出端符號(hào)： A1A4 輸入端C1C4 三態(tài)允許端（低電平有效） Y1Y4輸出端功能表： Y=A輸入輸出ACYLLHL XHLH Hi-Z74LS138管腳圖：引出端符號(hào)： A，B，C 譯碼地址輸入端 G1 選通端 /（G2A），/（G2B） 選通端（低電平有效） Y0Y7 譯碼輸出端（低電平有效）同步RS觸發(fā)器CLKSRQnQn*說明0XX11保持10000RS無效，則保持10011RS無效，則保持10100R有效，則置

3、010110R有效，則置011001S有效，則置111011S有效，則置11111不定一般不允許出現(xiàn)這種情況實(shí)驗(yàn)數(shù)據(jù)（觸發(fā)器的測試表）SRQnQn+1100011000111001不定101011110101000不定從實(shí)驗(yàn)測得的特性表明：當(dāng)S、R輸入分別為1、0時(shí)，無論現(xiàn)態(tài)是什么，次態(tài)都是為零，所以此時(shí)S 、R鎖的功能是將置0；當(dāng)S、R輸入分別為0、1時(shí)，無論現(xiàn)態(tài)是什么，次態(tài)都是為1，所以此時(shí)S 、R鎖的功能是將置1；當(dāng)S、R輸入分別為1、1時(shí)，無論現(xiàn)態(tài)是什么，次態(tài)都是和現(xiàn)態(tài)一樣的，所以此時(shí)S 、R鎖的功能是保持上一狀態(tài)；當(dāng)S、R輸入分別為0、0時(shí)，現(xiàn)態(tài)和次態(tài)是沒規(guī)律的。74LS74雙上升沿

4、D觸發(fā)器（有預(yù)置、清除端） 1CP、2CP 時(shí)鐘輸入端 1D、2D 數(shù)據(jù)輸入端 1Q、2Q、1Q非、2Q非 輸出端 CLR1、CLR2 直接復(fù)位端（低電平有效） PR1、PR2 直接置位端（低電平有效）74LS175四上升沿 D 觸發(fā)器（有公共清除端） CP 時(shí)鐘輸入端 CR非 清除端（低電平有效） 1D-4D 數(shù)據(jù)輸入端 1Q-4Q 輸出端 1非-4Q非 互補(bǔ)輸出端74LS112雙下降沿JK觸發(fā)器（有預(yù)置、清除端） CLK1、CLK2 時(shí)鐘輸入端（下降沿有效） J1、J2、K1、K2 數(shù)據(jù)輸入端 Q1、Q2、Q1非、Q2非 輸出端 CLR1、CLR2 直接復(fù)位端（低電平有效） PR1、PR2 直接置位端（低電平有效）用兩個(gè)D觸發(fā)器組成一個(gè)4分頻的器件單循環(huán)的環(huán)形計(jì)數(shù)器555定時(shí)器555定時(shí)器的靜態(tài)測試Vi01.022.483.033.353.413.485.01Vo3.703.703.703.700.020.010.010.02發(fā)光二極管暗暗暗暗黃黃黃黃Vi5.014.093.102.021.821.