VHDL硬件課設(shè)參考模板

1、用VHDL實(shí)現(xiàn)數(shù)字頻率計(jì)首先介紹ispDesignExpert的初步使用打開ispDesignExpert，進(jìn)入主界面，選擇file | new project,打開Create New Project窗口，如圖：圖在保存在選擇框選擇工程所存的位置，在Project框中輸入與VHDL源程序?qū)嶓w名相同的工程名，本例子中輸入freq即可，在Project type選擇框中選擇Schematic/VHDL，完成以上步驟后，點(diǎn)擊保存，完成工程的創(chuàng)建。若在以前已經(jīng)建立了工程則可選擇File | Open Project，打開已有工程。在完成工程創(chuàng)建之后，接下來(lái)是要為工程建立VHDL文件。這時(shí)只需打開So

2、urce | new即可打開如圖所示對(duì)話框圖選擇VHDL Module，點(diǎn)擊OK，出現(xiàn)New VHDL Source對(duì)話框，在其中的File Name框中輸入與實(shí)體名相同的文件名，Entity框中輸入實(shí)體名，Archetecture框中輸入結(jié)構(gòu)體名，在本程序中該三個(gè)框分別為：freq、freq、example，點(diǎn)擊OK進(jìn)入文本編輯器，在其中輸入VHDL源代碼后，保存即可。如果事先已在記事本等文本編輯器中將源代碼編輯好則只需選擇Source | import，再出現(xiàn)的對(duì)話框中點(diǎn)擊OK便可建立VHDL文件。之后關(guān)閉文本編輯器，進(jìn)入圖三界面，很有可能用戶首次建立的工程的芯片默認(rèn)不是我們實(shí)驗(yàn)中用到的i

3、spLSI1016-80LJ44，這時(shí)用戶可以雙擊Untitled下面的芯片選擇項(xiàng)進(jìn)行芯片選擇。最終與我們實(shí)驗(yàn)臺(tái)上所使用的芯片相符合。之后在Tools中選擇Synplicity Synplify 對(duì)文件進(jìn)行編譯綜合后返回圖3窗口。1 / 5 圖3完成上述步驟后，用鼠標(biāo)單擊所指處，出現(xiàn)圖4的界面，當(dāng)然這是所有編譯綜合都通過(guò)后圖4情況，對(duì)于同學(xué)們來(lái)說(shuō)，當(dāng)然是經(jīng)過(guò)各步驟之后才能得到圖示的效果，最后雙擊最后一項(xiàng)進(jìn)入下載界面，如圖5所示，點(diǎn)擊工具欄中的SCAN，來(lái)檢查電纜是否接好，電源是否接通等，爾后單擊Browse加載*.jed文件，按Ctrl+R組合鍵把所生成的熔絲圖文件下載到目標(biāo)板上。在這里強(qiáng)調(diào)的

4、是如果在綜合編譯綜合之后，未及時(shí)的將引腳圖文件加載進(jìn)來(lái)，系統(tǒng)就會(huì)自動(dòng)根據(jù)用戶在實(shí)體內(nèi)定義的輸入輸出引腳而隨機(jī)的將之鎖定在芯片引腳上，這時(shí)如果用戶按照?qǐng)D5自己定義的引腳連線的話，很可能會(huì)出現(xiàn)難以預(yù)料的結(jié)果，這時(shí)用戶可以雙擊圖4右框中的Time Explore在出現(xiàn)的多重窗口中選擇第一個(gè)主窗口，點(diǎn)擊即可出現(xiàn)系統(tǒng)的引腳圖如圖6圖6下面簡(jiǎn)單說(shuō)明下載完成后的操作，因?yàn)樵谖覀兊膶?shí)驗(yàn)臺(tái)上不能為用戶直接提供標(biāo)準(zhǔn)的8Hz頻率，這就需要我們通過(guò)輔助芯片4020對(duì)100KHz的頻率進(jìn)行轉(zhuǎn)換，盡量使之能夠滿足我們實(shí)驗(yàn)的需要，對(duì)于74LS4020共有16個(gè)引腳，其中8、16分別接GND和VCC(5V)，對(duì)于11號(hào)引腳由于是低有效故也接GND，10號(hào)引腳接實(shí)驗(yàn)臺(tái)上的100KHz頻率信號(hào)，則7號(hào)引腳將會(huì)輸出78KHz的頻率，3號(hào)引腳輸出的是7Hz左右的信號(hào)，這時(shí)的3號(hào)就可對(duì)應(yīng)我們數(shù)字頻率計(jì)所需的CLK了，而7號(hào)就相應(yīng)的對(duì)應(yīng)XCLK了。如果程序運(yùn)行正常的話