計算機組成原理試題VIP

1、一、單項選擇題（每題2分）第二章：1指令格式中的地址結(jié)構(gòu)是指（1）。指令中給出幾個地址 指令中采用幾種尋址方式指令中如何指明尋址方式 地址段占多少位2減少指令中地址數(shù)的辦法是采用（1）隱地址 寄存器尋址 寄存器間址 變址尋址3為了縮短指令中某個地址段（或地址碼）的位數(shù)，有效的方法是采取（4）。立即尋址 變址尋址 間接尋址 寄存器尋址4零地址指令是采用（3）方式的指令。立即尋址 間接尋址 堆棧尋址 寄存器尋址5單地址指令（3）。只能對單操作數(shù)進行加工處理只能對雙操作數(shù)進行加工處理既能對單操作數(shù)進行加工處理，也能對雙操作數(shù)進行運算無處理雙操作數(shù)的功能6三地址指令常用于（3）中。微型機 小型機 大型

2、機 所有大小微機7在以下尋址方式中，哪一種可縮短地址字段的長度（4）。立即尋址 直接尋址 存儲器間址 寄存器間址8.隱地址是指( 4 )的地址。用寄存器號表示 存放在主存單元中存放在寄存器中 事先約定,指令中不必給出9.堆棧指針SP的內(nèi)容是( 1 )。棧頂?shù)刂?棧底地址 棧頂內(nèi)容 棧底內(nèi)容10在浮點加減運算中，對階的原則是（ 2 ）。大的階碼向小的階碼對齊 小的階碼向大的階碼對齊 被加數(shù)的階碼向加數(shù)的階碼對齊 加數(shù)的階碼向被加數(shù)的階碼對齊第三章：1在同步控制方式中（3）。各指令的執(zhí)行時間相同 各指令占用的節(jié)拍數(shù)相同由統(tǒng)一的時序信號進行定時控制 CPU必須采用微程序控制方式2異步控制方式常用于（

3、3）。CPU控制 微程序控制系統(tǒng)總線控制 CPU內(nèi)部總線控制3采用異步控制的目的（1）。 提高執(zhí)行速度 簡化控制時序 降低控制器成本 支持微程序控制方式4通用寄存器是（4）。 可存放指令的寄存器 可存放程序狀態(tài)字的寄存器 本身具有計數(shù)邏輯與移位邏輯的寄存器 可編程指定多種功能的寄存器5采用微程序控制的目的是（2）。 提高速度 簡化控制器設(shè)計與結(jié)構(gòu) 使功能很簡單的控制器能降低成本 不再需要機器語言6在微程序控制中，機器指令和微指令的關(guān)系是（2）。 每一條機器指令由一條微指令來解釋執(zhí)行 每一條機器指令由一段微程序來解釋執(zhí)行 一段機器指令組成的工作程序，可由一條微指令來解釋執(zhí)行 一條微指令由若干條機

4、器指令組成7三級時序系統(tǒng)提供的三級時序信號是（3）。 指令周期、工作周期、節(jié)拍 指令周期、機器周期、時鐘周期 工作周期、節(jié)拍、脈沖 指令周期、微指令周期, 時鐘周期8組合邏輯設(shè)計方式的主要優(yōu)點是（ 3 ）。設(shè)計效率高 易于擴展 產(chǎn)生微命令速度快 便于檢查和調(diào)試9運算器是由多種部件組成的，其核心部件是( 4 )。 數(shù)據(jù)寄存器 數(shù)據(jù)選擇器 累加器 算術(shù)邏輯運算單元10中斷向量表用來存放（ ）。向量地址 中斷服務(wù)程序入口地址返回地址 斷點地址11在組合邏輯控制方式中，微命令由（ ）產(chǎn)生。一條微指令 一段微程序 硬件電路 編碼第四章：1磁盤存儲器多用作（ 3 ）（1）主存 （2）高速緩存 （3）輔存

5、（4）固存2主存儲器一般（ 1 ）（1）采用奇偶校驗 （2）采用海明校驗 （3）采用循環(huán)碼校驗 （4）需同時采用兩種校驗3動態(tài)RAM的特點是（ 4 ）（1）工作中存儲內(nèi)容會產(chǎn)生變化 （2）工作中需動態(tài)的改變訪問存地址 （3）每次讀出后，需根據(jù)原存內(nèi)容重寫一次 （4）每隔一定時間，需根據(jù)原存內(nèi)容重寫一次4表示主存容量，通常以（ 2 ）為單位。（1）數(shù)據(jù)塊數(shù) （2）字節(jié)數(shù) （3）扇區(qū)數(shù) （4）記錄相數(shù)5在下列存儲器中，（ 3 ）存取時間長短與信息所在的位置有關(guān)。（1）主存 （2）高速緩存 （3）磁帶 （4）固存6磁表面存儲器所記錄的信息（ 1 ）（1）能長期保存 （2）不能長期保存 （3）讀出后，

6、原存信息既被破壞 （4）讀出若干次后要重寫7靜態(tài)RAM的特點是（ 2 ）（1）寫入的信息靜止不變 （2）在不停電的情況下，信息能長期保持不變 (3）只讀不寫，因而信息不再變化 （4）停電后，信息仍能長久保持不變8CPU可直接變成訪問的存儲器是（ 1 ）（1）主存儲器 （2）虛擬存儲器 （3）磁盤存儲器 （4）磁帶存儲器9.在下列存儲器中，允許隨機訪問的存儲器是（ 4 ）（1）磁帶 （2）磁盤 （3）磁鼓 （4）半導(dǎo)體存儲器第五章：1 不同工作速度的設(shè)備之間進行信息交換（ 3 ） 必須采用異步控制 必須采用同步控制 即可以采用同步控制，也可以采用異步控制 不能用時鐘周期提供時間劃分基準2 響應(yīng)中

7、斷（3 ） 可在任一時鐘周期結(jié)束時 可在任一工作周期結(jié)束時 必須在一條指令執(zhí)行完畢時 必須在執(zhí)行完當(dāng)前程序段時3 外部接口是（2 ）的邏輯部件 CPU與系統(tǒng)總線之間 系統(tǒng)總線與外部設(shè)備之間 主存與外圍設(shè)備之間 運算器與外圍設(shè)備之間4 并行接口是指（2 ） 接口與系統(tǒng)總線之間采取 接口與外圍設(shè)備之間采取并行傳送 系統(tǒng)總線采用并行傳送 接口采用中斷方式6中斷屏蔽字的作用是（ 2 ） 暫停外設(shè)對主存的訪問 暫停對某些中斷的響應(yīng) 暫停對一切中斷的響應(yīng) 暫停CPU對主存的訪問7向量中斷的向量地址是（3 ） 通過軟件查詢產(chǎn)生 由中斷總服務(wù)程序統(tǒng)一產(chǎn)生 由中斷源硬件提供 由處理程序直接查表獲得 8.在打印機

8、接口中，一般采用（1） 中斷方式 方式 通道方式 方式9、在DMA傳送階段，總線控制權(quán)由（ 4 ）掌握。 CPU 總線控制器外部設(shè)備 DMA控制器10從數(shù)據(jù)傳送格式出發(fā)，常將接口劃分為（ 1 ）。并行接口與串行接口 同步接口與異步接口中斷接口與DMA接口 通用接口與專用接口11DMA方式是指（ 4 ）。 CPU與外設(shè)之間傳輸數(shù)據(jù) CPU與內(nèi)存之間傳輸數(shù)據(jù) 外設(shè)與外設(shè)之間傳輸數(shù)據(jù) 內(nèi)存與外設(shè)之間傳輸數(shù)據(jù)12中斷方式適用于（ ）。批量I/O傳送 高速I/O傳送 中、低速I/O傳送 任意I/O傳送第六章：1。鍵盤輸入裝置（ 4 ）（1） 必須具有編碼輸出功能 （2） 都采取非編碼輸出（3） 每個鍵必

9、對應(yīng)一根輸出線（4） 可采用編碼輸出，也可采取非編碼輸出2 打印機接口應(yīng)選（2 ）（1） 直接程序傳送方式接口（2） 中斷接口（3） DMA接口（4） 既可選用中斷接口，也可選用DMA接口3 下列設(shè)備中，哪種適于通過DMA方式與主機進行信息交換（4）。（1） 鍵盤（2） 電傳輸入機（3） 針式打印機（4） 磁盤4 字符顯示器的字符發(fā)生器中，存放的是（ 2 ）。（1） 字符的ASCII碼（2） 字符的點陣信息（3） 字符代碼所在單元的地址碼（4） 字符的顯示屬性信息二、判斷題（每題2分）第2章 1. 在浮點加減運算中，對階時既可以將小階增大，也可以將大階減小。（錯誤） 2. 采用隱地址可以減少指

10、令中地址個數(shù)。（正確） 3. 浮點數(shù)的取值范圍取決于階碼的位數(shù)，浮點數(shù)的精度取決于尾數(shù)的位數(shù)。(正確) 4. 一個正數(shù)的補碼和它的原碼相同，而一個負數(shù)的補碼和它的原碼不同。(正確) 5. 在浮點數(shù)表示中，引入規(guī)格化的目的是為了充分利用尾數(shù)部分的有效位數(shù)，使精度盡可能地高。(正確) 6. 指令中地址碼部分所指定的寄存器中的內(nèi)容是操作數(shù)的有效地址的尋址方式稱為寄存器尋址。（錯誤）第3章1.在補碼除法中，上商規(guī)則是夠減時商1 （錯誤）2.在補碼除法中，如余數(shù)為正，則商1。（錯誤）3.補碼除法與原碼除法相反，夠減商0，不夠減商1. （錯誤）4.在微程序控制方式中，一條機器指令由若干條微指令解釋執(zhí)行。（

11、正確）5.采用組合邏輯控制方式便于修改與擴展指令系統(tǒng)的功能。（錯誤）6.加法器是構(gòu)成運算器的主要部件，為了提高運算速度，運算器中通常都采用并行加法器。（正確）7.負數(shù)補碼的移位規(guī)則：數(shù)符不變，左移時空位補1，右移時空位補0。（錯誤）8.控制存儲器是用來存放微程序的存儲器，它的速度應(yīng)該比主存儲器的速度快。 （正確）第4章1.靜態(tài)存儲器是指在斷電后仍能長期保持信息不變。（錯誤）2.動態(tài)存儲器是指斷電后信息將會丟失，因而在恢復(fù)供電后需要重寫。（正確）3.靜態(tài)存儲器是依靠雙穩(wěn)態(tài)觸發(fā)器來存儲信息。（正確）4.在生成CRC校驗碼時，采用不同的生成多項式，所得到CRC校驗碼的校錯能力是相同的。（錯誤）5.C

12、ache存儲器保存RAM存儲器的信息副本，所以占部分RAM地址空間。（錯誤）6.主存與磁盤均用于存放程序和數(shù)據(jù)，一般情況下，CPU從主存取得指令和數(shù)據(jù)，如果在主存中訪問不到，CPU才到磁盤中取得指令和數(shù)據(jù)。（正確）7. 當(dāng)CPU要訪問數(shù)據(jù)時，它先訪問虛存，之后再訪問主存。（錯誤）。第5章1.串行接口與CPU之間采用串行傳送。（錯誤）2.磁盤存儲器采用順序訪問方式。（錯誤） 3.中斷向量表中存放中斷服務(wù)程序的入口地址。（正確） 4.串行接口與系統(tǒng)總線之間一般采用串行方式傳送數(shù)據(jù)。（錯誤） 5.CPU通常在一個總線周期結(jié)束時響應(yīng)中斷請求。（錯誤） 6.DMA方式具有隨機性。（正確）第6章1. 顯示

13、器的刷新存儲器（或稱顯示緩沖存儲器）的容量是僅由分辨率決定的。（錯誤）2. 幀是指顯示器一次光柵掃描完整個屏幕構(gòu)成的圖像。（正確）3. 若顯示器的灰度級為16，則每個像素的顯示數(shù)據(jù)位數(shù)至少是8。（錯誤）4. 計算機的外圍設(shè)備是指除了CPU 和內(nèi)存以外的其它設(shè)備。（正確）5. 分辨率是指顯示器一屏所能表示的像素的最大個數(shù)。（正確）三、簡答題：（每題6分）1. 馮.諾依曼思想包含哪些要點？2. X補=11.110011，Y補=11.101101，試計算X補+Y補。3. X補=11.101101，Y補=11.010011，計算X補-Y補。4. 在多級存儲系統(tǒng)中，主存、CACHE、外存各起什么作用？它

14、們之間關(guān)系如何？5. SRAM依靠什么原理存儲信息？DRAM又依靠什么原理存儲信息？6. 欲寫入代碼10011100（不含效驗位）（1）采用奇效驗，寫出配效驗位后的效驗碼（2）采用偶效驗，寫出配效驗位后的效驗碼7. 何謂局部存儲器？何謂共享存儲器？8. 請說明中斷的I/O控制方式的優(yōu)缺點及應(yīng)用場合。9. 請說明DMA的I/O控制方式的優(yōu)缺點及應(yīng)用場合。10. 簡述CRT顯示器由字符代碼到字符點陣的轉(zhuǎn)換過程。四、應(yīng)用題：（每題10分）1. 擬出MOV (R1)+,X(R0)的指令流程。FT: M->IR, PC+1->PCST: PC->MAR M->MDR->C C+R0->MAR M->MDR->C PC+1->PCDT: R1->MAR R1+1->R1ET: C->MDR MDR->M PC->MAR2. 擬出SUB (R1)+,(R2)的指令流程。FT: M->IR, PC+1->PCST: R2->MAR M->MDR->CDT: R1->MAR M->MDR->D R1+1->R1ET: C-D->MDR MDR->M