計算機(jī)組成原理課設(shè)文檔

1、一 課設(shè)題目：設(shè)計一臺嵌入式CISC模型計算機(jī)（采用定長CPU周期、聯(lián)合控制方式），并運(yùn)行能完成一定功能的機(jī)器語言程序進(jìn)行驗證，實現(xiàn)方法可從以下4類中任選一個： 連續(xù)輸入5個有符號整數(shù)（8位二進(jìn)制補(bǔ)碼表示，用十六進(jìn)制數(shù)輸入），求最大的負(fù)數(shù)并輸出顯示。 說明：5個有符號數(shù)從外部輸入； 一定要使用符號標(biāo)志位（比如說SF），并且要使用為負(fù)的時候轉(zhuǎn)移（比如JS）或不為負(fù)的時候轉(zhuǎn)移（比如JNS）指令。二CISC模型機(jī)數(shù)據(jù)通路框圖操作控制器和時序產(chǎn)生器狀態(tài)條件寄存器FCFZALUACDRR0R1R2PCARROMIR具有時間標(biāo)志的操作控制信號輸入設(shè)備輸出設(shè)備嵌入式CISC模型機(jī)外部時鐘復(fù)位信號三操作控制器

2、的邏輯框圖指令寄存器IR操作碼微地址寄存器地址譯碼控制存儲器地址轉(zhuǎn)移邏輯狀態(tài)條件微命令寄存器P字段操作控制字段微命令信號說明：在T4內(nèi)形成微指令的微地址，并訪問控制存儲器，在T2的上邊沿到來時，將讀出的微指令打入微指令寄存器，即圖中的微命令寄存器和微地址寄存器。四模型機(jī)的指令系統(tǒng)和所有指令的指令格式由此可見，本模型機(jī)中的指令系統(tǒng)中共有8條基本指令，下表列出了每條指令的格式、匯編符號和指令功能。助記符號指令格式功 能IN1 Rd 1 0 0 0Rd將數(shù)據(jù)存到Rd寄存器OUT1 Rs1 1 1 1Rs(Rs)LEDMOV1 Rs,Rd1 1 0 0RsRd(Rs)(Rd)CMP Rs,Rd1 0

3、1 0RsRd(Rs)-(Rd),鎖存FSINC Rd1 1 0 1Rd(Rd)+1RdMOV Rd,data1 0 0 1RddatadataRdJMP addr1 1 1 0addraddrPCJNC addr1 0 1 1addr若小于，則addrPCTEST Rd0 1 1 1Rd測試是否 0,鎖存FS說明：對Rs和Rd的規(guī)定：Rs或Rd選定的寄存器0 0R00 1R11 0R2 模型機(jī)規(guī)定數(shù)據(jù)的表示采用定點(diǎn)整數(shù)補(bǔ)碼表示，單字長為8位，其格式如下：76 5 4 3 2 1 0符號位尾數(shù)五所有機(jī)器指令的微程序流程圖00PCARPC+102RD MBUSIR00P(1)TESTOUT1JM

4、PINCMOV1JNSCMPMOVIN1070F0E0DOC0B0A0908RdBUSBUSACRsBUSBUSACRsLEDRdBUSBUSACRsBUSBUSACPCARPC+1PCARPC+1PCARPC+1SWBUSBUSRd20060013120403鎖存FS0000P(2)ROMBUSBUSPCRdBUSBUSDRROMBUSBUSRdAC+1BUSBUSRd0000000500AC-DR鎖存FSFS=1FS=0003020ROMBUSBUSPC0000設(shè)計操作控制器單元（即微程序控制器） （1）設(shè)計微指令格式和微指令代碼表CISC模型機(jī)系統(tǒng)使用的微指令采用全水平型微指令，字長為2

5、5位，其中微命令字段為17位，P字段為2位，后繼微地址為6位，其格式如下： 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0LOAD LDPC LDAR LDIR LDRi RD_B RS_B S1 S0 ALU_B LDAC LDDR WR CS SW_B LED_B LDFR P1 P2 后繼微地址由微指令格式和微程序流程圖編寫的微指令代碼表如下所示，在微指令的代碼表中微命令字段從左邊到右代表的微命令信號依次為：LOAD、LDPC、LDAR、LDIR、LDRi、RD_B、RS_B、S1、S0、ALU_B、LDA

6、C、LDDR、WR、CS、SW_B、LED_B、LDFR。微地址微命令字段P1P2后繼微地址00000011100110010011110000000100000101001011001001011010001000000011100011100100101100000000000010010000010010111110000001010001011000011011001111100000000000110100001100100111110000000000011110000010011011110000001100010001000111001001101000000000001001

7、111001100100111100000001100101010000100011011110000001000010111110011001001111001100000001100100011000100111100000000000110110000010011011110000100100011101110011001001111000010011001111100001000100011000000000001001010001111000011110000000000100110100011001001011000000000100000010001100100101100000

8、00001100001000011001001111000000000 （2）設(shè)計地址轉(zhuǎn)移邏輯電路地址轉(zhuǎn)移邏輯電路是根據(jù)微程序流程圖3-2中的棱形框部分及多個分支微地址，利用微地址寄存器的異步置“1”端，實現(xiàn)微地址的多路轉(zhuǎn)移。由于微地址寄存器中的觸發(fā)器異步置“1”端低電平有效，與A4A0對應(yīng)的異步置“1”控制信號SE5SE1的邏輯表達(dá)式為：（A5的異步置“1”端SE6實際未使用）SE5= FSP(2)T4SE4=I7P(1)T4SE3=I6P(1)T4SE2=I5P(1)T4SE1=I4P(1)T4六嵌入式CISC模型計算機(jī)的頂層電路圖七 匯編語言源程序MOV R1,00H 功能：將0賦給R1

9、MOV R2,80H 將80賦給R2L1:IN1 R0 輸入一個數(shù)放入R0 INC R1 將R1加1 TEST R0 測試R0的符號位，鎖存FS JNS L1 為正跳轉(zhuǎn)到L1處CMP R2,R0 （R2）-（R0）,鎖存FSJNS L1 大于跳轉(zhuǎn)到L1處 MOV1 R0,R2 （ R0）-（R2），鎖存FS MOV R0,04H 將04存入R0 CMP R1,R0 累加器（R1）-（R0），鎖存FS JNS L2 大于0跳轉(zhuǎn)到L2出輸出 JMP L1 否則跳轉(zhuǎn)到L1處L2:OUT1 R2 輸出R2的內(nèi)容八機(jī)器語言源程序助記符 地址（十六進(jìn)制） 機(jī)器代碼 機(jī)器代碼十六進(jìn)制 MOV R1,00H

10、00 10010001 91 01 00000000 00MOV R2,80H 02 10010010 92 03 10000000 80L1:IN1 R0 04 10000000 80 INC R1 05 11010001 D1 TEST R0 06 01110000 70 JNS L1 07 10110000 B0 08 00000100 04CMP R2,R0 09 10101000 A8JNS L1 0A 10110000 B0 0B 00000100 04 MOV1 R0,R2 0C 11000010 C2 MOV R0,04H 0D 10010000 90 0E 00000100

11、04 CMP R1,R0 0F 10100100 A4 JNS L2 10 10110000 B0 11 00010100 14 JMP L1 12 11100000 E0 13 00000100 04L2:OUT1 R2 14 11111000 F8 九機(jī)器語言源程序的功能仿真波形圖及結(jié)果分析執(zhí)行MOV R1,0 執(zhí)行MOV R2,8O執(zhí)行IN1 RO 累加器R1+1 TEST RO，鎖存FS 執(zhí)行JNS L1 將88輸入到R0 執(zhí)行CMP R2,R0，比較大小 執(zhí)行JNS L1 R2R0,將R0的值賦給R2 執(zhí)行MOV R0,04 執(zhí)行CMP R1,R0,看是否輸入夠了五個數(shù) 執(zhí)行JNS

12、L2,夠5個數(shù)跳轉(zhuǎn)執(zhí)行JMP L1，跳轉(zhuǎn)到L1處繼續(xù)輸入 執(zhí)行IN1 R0，輸入數(shù)據(jù) INC R1，R1累加1當(dāng)R1累加到5后 夠五個數(shù)跳轉(zhuǎn)到L2 執(zhí)行OUT1，R2，輸出R2執(zhí)行CMP R1,R0 輸出為99十故障現(xiàn)象和故障分析故障1：在進(jìn)行仿真的時候，輸入完一個數(shù)后程序執(zhí)行到最后應(yīng)該跳轉(zhuǎn)到前面執(zhí)行第二次輸入，但我的仿真結(jié)果確實直接就跳到最后輸出的那一步啦，剛開始以為是自己的跳轉(zhuǎn)微指令寫錯啦，但經(jīng)過檢查沒有發(fā)現(xiàn)錯誤，然后我又檢查了ROM里面的代碼，也沒有發(fā)現(xiàn)錯誤，就在自己非常郁悶的時候，我的同學(xué)告訴我，應(yīng)該把讀取指令周期中P1測試前的08改成00，這樣在P1測試后才能進(jìn)行正常的跳轉(zhuǎn)，后來我一

13、該，果然好了。故障2：仿真完了之后沒有輸出，后來經(jīng)過老師的幫助才知道自己把微命令寫錯啦，真是太大意啦。故障3：自己修改了ALU單元里面的內(nèi)容，然后進(jìn)行了覆蓋，結(jié)果仿真完之后還是錯啦，然后自己仔細(xì)檢查自己修改的代碼，也沒有錯誤，后來問同學(xué)才知道，在修改完之后還要進(jìn)行整體的編譯，沒有錯誤之后才能進(jìn)行仿真。十一.心得體會剛開始接觸到這個課設(shè)的時候，自己完全傻了眼，看著老師在PPT上演示那些復(fù)雜的電路圖，自己頓時感到前所未有的壓力，剛開始做的時候自己都不知道從哪里學(xué)起，真的是老虎吃天無處下爪??！后來我自己想了想，我知道自己的基礎(chǔ)不行，所以決定先從最基礎(chǔ)的看起，我先把計算機(jī)組成原理課本上的跟課設(shè)有關(guān)的內(nèi)

14、容全都看了一邊，看完之后覺得自己對課設(shè)有了基本的認(rèn)識，終于知道要從哪里做起，然后自己又反復(fù)的看課設(shè)書上的例子，從剛開始的看不懂，到后來的了解，再到后來的深入理解，中間有不懂的地方就和同學(xué)一起討論，然后在問老師，看看自己的理解是否正確，這樣就更加深了自己印象，通過幾天下來的學(xué)習(xí)，自己終于知道課設(shè)的具體步驟，以及如何實現(xiàn)，先從匯編語言開始，根據(jù)老師給的題目來寫匯編代碼，然后再設(shè)計自己的指令格式，設(shè)計完之后就要開始寫流程圖啦，再根據(jù)自己的流程圖寫微指令，然后在制做各個單元，再到最后的連線仿真，在經(jīng)過一個禮拜的努力之后，自己終于完成了這次的課設(shè)，內(nèi)心真的蠻激動的！這次課設(shè)讓我學(xué)到了很多，任何一件事情看

15、著很難，但當(dāng)自己付諸實際行動的時候，你就回發(fā)現(xiàn)原來它只是一張紙老虎，只要肯努力，你就回成功！十二.軟件清單1. 運(yùn)算器和狀態(tài)條件寄存器單元a. ALU單元S1S0功能00 TEST測試，鎖存FS01 （AC）-（DR），鎖存FS10（AC）+1LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;USE IEEE.STD_LOGIC_UNSIGNED.all;ENTITY ALU ISPORT( A: IN STD_LOGIC_VECTOR(7 DOWNTO 0); B: IN STD_LOGIC_VECTO

16、R(7 DOWNTO 0); S1,S0: IN STD_LOGIC; BCDOUT: OUT STD_LOGIC_VECTOR(7 DOWNTO 0) ; SF: OUT STD_LOGIC );END ALU;ARCHITECTURE A OF ALU ISSIGNAL AA,BB,TEMP:STD_LOGIC_VECTOR(8 DOWNTO 0);BEGIN PROCESS(S1,S0)BEGIN IF(S1=0 AND S0=0) THEN-TEST SF=A(7); ELSIF(S1=0 AND S0=1) THEN -CMP(SUB) BCDOUTB) THEN SF=0; ELS

17、E SF=1; END IF; ELSIF(S1=1 AND S0=0) THEN -ADD+1 AA=0&A; TEMP=AA+1; BCDOUT=TEMP(7 DOWNTO 0); SF=TEMP(8); END IF; END PROCESS;END A;b. 狀態(tài)條件寄存器單元LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY LS74 ISPORT( LDFR: IN STD_LOGIC; SF: IN STD_LOGIC; FS: OUT STD_LOGIC );END LS74;ARCHITECTURE A OF LS74 ISBEGI

18、N PROCESS(LDFR) BEGIN IF(LDFREVENT AND LDFR=1) THEN FS=SF; END IF; END PROCESS;END A;c.暫存器存儲單元LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL; ENTITY LS273 ISPORT( D: IN STD_LOGIC_VECTOR(7 DOWNTO 0); CLK: IN STD_LOGIC; O: OUT STD_LOGIC_VECTOR(7 DOWNTO 0) );END LS273; ARCHITECTURE A OF LS273 ISBEGIN PROCESS

19、(CLK) BEGIN IF(CLKEVENT AND CLK=1) THEN O=D; END IF; END PROCESS;END A;2. 通用寄存器單元3個通用寄存器（R0、R1、R2、）以及ALU輸出的外部控制信號如下表中所示：R0_BR1_BR2_BALU_B功能1110輸出ALU的結(jié)果0111輸出（R0）1011輸出（R1）1101輸出（R2）LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY LS273 ISPORT( D: IN STD_LOGIC_VECTOR(7 DOWNTO 0); CLK: IN STD_LOGIC; O:

20、 OUT STD_LOGIC_VECTOR(7 DOWNTO 0) );END LS273; ARCHITECTURE A OF LS273 ISBEGIN PROCESS(CLK) BEGIN IF(CLKEVENT AND CLK=1) THEN O=D; END IF; END PROCESS;END A;3.1：2分配器單元1:2分配器用來將ALU的運(yùn)算結(jié)果或通用寄存器的內(nèi)容經(jīng)3選1多路選擇器送到數(shù)據(jù)總線，或者將ALU的運(yùn)算結(jié)果或通用寄存器的內(nèi)容送往輸出設(shè)備顯示。功能如下表所示。輸入輸出WRLED_BX7.0W17.0W27.000XX7.0其它取值XX7.0XLIBRARY IEEE

21、;USE IEEE.STD_LOGIC_1164.ALL;ENTITY FEN2 ISPORT( WR,LED_B:IN STD_LOGIC; X:IN STD_LOGIC_VECTOR(7 DOWNTO 0); W1,W2:OUT STD_LOGIC_VECTOR(7 DOWNTO 0);END FEN2; ARCHITECTURE A OF FEN2 ISBEGIN PROCESS(LED_B,WR) BEGIN IF(LED_B=0 AND WR=0) THEN W2=X; ELSE W1=X; END IF; END PROCESS;END A;4. 3選1數(shù)據(jù)選擇器單元 輸入輸出SW

22、_BCSID7.0N17.0N27.0EW7.00xxxxID7.010xxxN27.011xxxN17.0LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY MUX3 ISPORT(ID:IN STD_LOGIC_VECTOR(7 DOWNTO 0);SW_B,CS:IN STD_LOGIC;N1,N2:IN STD_LOGIC_VECTOR(7 DOWNTO 0);EW:OUT STD_LOGIC_VECTOR(7 DOWNTO 0);END MUX3;ARCHITECTURE A OF MUX3 ISBEGIN PROCESS(SW_B,CS)

23、 BEGIN IF(SW_B=0) THEN EW=ID; ELSIF(CS=0)THEN EW=N2; ELSEEW=N1;END IF; END PROCESS;END A;5. 4選1數(shù)據(jù)選擇器單元 輸入輸出CDEFW7.00111X17.01011X27.01101X37.01110X47.0LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY MUX4 ISPORT(C,D,E,F: IN STD_LOGIC;X1,X2,X3,X4: IN STD_LOGIC_VECTOR(7 DOWNTO 0);W: out STD_LOGIC_VECTO

24、R(7 DOWNTO 0);END MUX4;ARCHITECTURE A OF MUX4 ISSIGNAL SEL: STD_LOGIC_VECTOR(3 DOWNTO 0);BEGIN SEL- W- W- W- W-NULL;-END CASE; IF(SEL=1110) THEN -R0_out W=X1; ELSIF(SEL=1101) THEN -R1_out W=X2; ELSIF(SEL=1011) THEN -R2-out W=X3; ELSIF(SEL=0111) THEN -ALU_out WPC110不裝入，也不計數(shù)11PC+1LIBRARY IEEE;USE IEEE

25、.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY PC ISPORT( load,LDPC,CLR: IN STD_LOGIC; D: IN STD_LOGIC_VECTOR(7 DOWNTO 0); O: OUT STD_LOGIC_VECTOR(7 DOWNTO 0) );END PC;ARCHITECTURE A OF PC ISSIGNAL QOUT: STD_LOGIC_VECTOR(7 DOWNTO 0);BEGIN PROCESS(LDPC,CLR,loa

26、d) BEGIN IF(CLR=0) THEN QOUT=00000000; ELSIF(LDPCEVENT AND LDPC=1) THEN IF(load=0) THEN QOUTPC ELSE QOUT=QOUT+1; -PC+1 END IF; END IF; END PROCESS; O=QOUT;END A;7. 地址寄存器單元8. 主存儲器單元LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY ROM16 IS PO

27、RT(DOUT:OUT STD_LOGIC_VECTOR(7 DOWNTO 0);ADDR:IN STD_LOGIC_VECTOR(7 DOWNTO 0);CS:IN STD_LOGIC);END ROM16;ARCHITECTURE A OF ROM16 ISBEGINDOUT=10010001 WHEN ADDR=00000000 AND CS=0 ELSE 00000000 WHEN ADDR=00000001 AND CS=0 ELSE 10010010 WHEN ADDR=00000010 AND CS=0 ELSE 10000000 WHEN ADDR=00000011 AND C

28、S=0 ELSE 10000000 WHEN ADDR=00000100 AND CS=0 ELSE 11010001 WHEN ADDR=00000101 AND CS=0 ELSE 01110000 WHEN ADDR=00000110 AND CS=0 ELSE 10110000 WHEN ADDR=00000111 AND CS=0 ELSE 00000100 WHEN ADDR=00001000 AND CS=0 ELSE 10101000 WHEN ADDR=00001001 AND CS=0 ELSE 10110000 WHEN ADDR=00001010 AND CS=0 EL

29、SE 00000100 WHEN ADDR=00001011 AND CS=0 ELSE 11000010 WHEN ADDR=00001100 AND CS=0 ELSE 10010000 WHEN ADDR=00001101 AND CS=0 ELSE 00000100 WHEN ADDR=00001110 AND CS=0 ELSE 10100100 WHEN ADDR=00001111 AND CS=0 ELSE 10110000 WHEN ADDR=00010000 AND CS=0 ELSE 00010100 WHEN ADDR=00010001 AND CS=0 ELSE 111

30、00000 WHEN ADDR=00010010 AND CS=0 ELSE 00000100 WHEN ADDR=00010011 AND CS=0 ELSE 11111000 WHEN ADDR=00010100 AND CS=0 ELSE 00000000;END A;9. 指令寄存器單元10. 時序產(chǎn)生器單元輸入輸出備注QCLRT1T2T3T4當(dāng)CLR變?yōu)?且Q的上升沿到來時，T1為1，T2T4為0x000001循環(huán)右移1次在當(dāng)前值的基礎(chǔ)上LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;USE

31、IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY COUNTER ISPORT( Q,CLR: IN STD_LOGIC; T2,T3,T4: OUT STD_LOGIC );END COUNTER;ARCHITECTURE A OF COUNTER ISSIGNAL X: STD_LOGIC_VECTOR(1 DOWNTO 0);BEGIN PROCESS(Q,CLR) BEGIN IF(CLR=0) THEN T2=0; T3=0; T4=0; X=00; ELSIF(QEVENT AND Q=1) THEN X=X+1; T2=(NOT X(1) AND X(0);

32、T3=X(1) AND (NOT X(0); T4=X(1) AND X(0); END IF; END PROCESS; END A;11. 操作控制器單元a. 地址轉(zhuǎn)移邏輯電路LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY ADDR IS PORT( I7,I6,I5,I4:IN STD_LOGIC; FS,T4,P1,P2:IN STD_LOGIC; SE6,SE5,SE4,SE3,SE2,SE1:OUT STD_LOGIC);END ADDR;ARCHITECTURE A OF ADDR ISBEGIN SE6=1; SE5=NOT( F

33、S AND P2 AND T4); SE4=NOT(I7 AND P1 AND T4); SE3=NOT(I6 AND P1 AND T4); SE2=NOT(I5 AND P1 AND T4); SE1=NOT(I4 AND P1 AND T4);END A;b. 微地址寄存器LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY MMM IS PORT( SE:IN STD_LOGIC; T2:IN STD_LOGIC; D:IN STD_LOGIC; CLR:IN STD_LOGIC; UA:OUT STD_LOGIC );END MMM;ARCH

34、ITECTURE A OF MMM ISBEGIN PROCESS(CLR,SE,T2) BEGIN IF(CLR=0) THEN UA=0; ELSIF(SE=0)THEN UA=1; ELSIF(T2EVENT AND T2=1) THEN UA=D; END IF; END PROCESS;END A;c. 微地址轉(zhuǎn)換器LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY F1 IS PORT( UA5,UA4,UA3,UA2,UA1,UA0: IN STD_LOGIC; D:OUT STD_LOGIC_VECTOR(5 DOWNTO 0);EN

35、D F1;ARCHITECTURE A OF F1 ISBEGIN D(5)=UA5; D(4)=UA4; D(3)=UA3; D(2)=UA2; D(1)=UA1; D(0)=UA0;END A;d. 控制存儲器LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY CONTROM ISPORT(ADDR: IN STD_LOGIC_VECTOR(5 DOWNTO 0); UA:OUT STD_LOGIC_VECTOR(5 DOWN

36、TO 0); D:OUT STD_LOGIC_VECTOR(18 DOWNTO 0) );END CONTROM;ARCHITECTURE A OF CONTROM ISSIGNAL DATAOUT: STD_LOGIC_VECTOR(24 DOWNTO 0);BEGIN PROCESS(ADDR) BEGIN CASE ADDR IS END CASE; UA(5 DOWNTO 0)=DATAOUT(5 DOWNTO 0); D(18 DOWNTO 0)=DATAOUT(24 DOWNTO 6); END PROCESS;END A;e. 微命令寄存器LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY MCOMMAND ISPORT( T2,T3,T4,I3,I2,I1,I0:IN STD_LOGIC; O:IN STD_LOGIC_VECTOR(18 DOWNTO 0); P1,P2,LOAD,LDPC,LDAR,LDIR,