文獻(xiàn)綜述-多按鍵狀態(tài)識(shí)別系統(tǒng)設(shè)計(jì)

1、畢業(yè)設(shè)計(jì)(論文文獻(xiàn)綜述課題名稱:多按鍵狀態(tài)識(shí)別系統(tǒng)設(shè)計(jì) 學(xué) 院:機(jī) 電 工 程 學(xué) 院 專 業(yè):年 級(jí):指導(dǎo)教師:學(xué)生姓名:學(xué) 號(hào):_起迄日期:_文獻(xiàn)綜述前言:按鍵是一組排列好的功能鍵, 用于把信息輸入終端, 從而送入既定的系統(tǒng)中。 一個(gè)按鍵系統(tǒng)可以設(shè)計(jì)很多個(gè)單獨(dú)按鍵, 每個(gè)按鍵都各有自己獨(dú)特的作用, 但有 時(shí)多個(gè)按鍵同時(shí)按下, 系統(tǒng)也會(huì)完成相應(yīng)的指令。 鍵盤(pán)按文字輸入同時(shí)擊打按鍵 的數(shù)量可分為單鍵輸入鍵盤(pán)、 雙建輸入鍵盤(pán)、 多鍵輸入鍵盤(pán), 而我們一般常用的 都是單鍵輸入鍵盤(pán),速錄機(jī)鍵盤(pán)屬于多鍵輸入鍵盤(pán) (1。而多鍵輸入鍵盤(pán)相對(duì)前面 兩種鍵盤(pán)來(lái)說(shuō)使用比較方便, 不僅提高了輸入速度, 擴(kuò)充了輸入

2、內(nèi)容, 也增強(qiáng)了 按鍵輸入的識(shí)別能力。隨著經(jīng)濟(jì)的發(fā)展, 改進(jìn)、 開(kāi)發(fā)出按鍵識(shí)別系統(tǒng)的設(shè)計(jì)對(duì)現(xiàn)實(shí)生活中產(chǎn)品的應(yīng) 用以及消費(fèi)價(jià)格至關(guān)重要。 本文綜合敘述了多種按鍵識(shí)別的設(shè)計(jì)方法, 和存在的 問(wèn)題。主題:目前, 按鍵輸入電路大多數(shù)用的主要有兩種:一種是非掃描方式可以判斷多 鍵狀態(tài), 即允許多鍵同時(shí)作用, 但這種不適用于大量按鍵情況, 所需輸入輸出端 口 I/O較多; 而另一種是掃描陣列方式, 適用于大量按鍵, 但不能多鍵同時(shí)按下 識(shí)別 (2。目前一般的按鍵識(shí)別系統(tǒng)的設(shè)計(jì)方案采用以下幾種方式。第一種是最傳統(tǒng)的設(shè)計(jì)按鍵識(shí)別的方法, 用 AT89S51單片機(jī)進(jìn)行設(shè)計(jì), 可用 串口寫(xiě)入,速度快、穩(wěn)定性高,燒

3、寫(xiě)電壓僅僅只需要幾伏,但工作頻率最高可高 達(dá) 33MHz 。鍵盤(pán)是單片機(jī)應(yīng)用系統(tǒng)中不可缺少的輸入設(shè)備,常用的有獨(dú)立式(線 性和矩陣式兩種結(jié)構(gòu) (2。該設(shè)計(jì)系統(tǒng)的鍵盤(pán)采用 16鍵矩陣行列式 (4×4陣列 查詢, 電路圖如圖 1。 這種按鍵需要與單片機(jī)相連接,否則無(wú)法獨(dú)立的工作。其中按鍵的 P20P27端 口分別接 AT89S51單片機(jī)的 P2.0P2.7,這樣可節(jié)省要連接的端口。該鍵盤(pán)可 鍵入數(shù)字 09,以及實(shí)現(xiàn)復(fù)位功能。先在 P2.0P2.3口置入初始值為 0,當(dāng)有 鍵按下時(shí)開(kāi)始查詢,讀入 P2口的值,若 P2口全為二進(jìn)制碼 11111111,則表明 按下鍵是在第 0行, 反之則繼續(xù)

4、查詢下一行。 用同樣的方法查詢下面的行, 直到 查詢到按下的行為為止。 然后開(kāi)始查詢列, 直到按下鍵所在的列為止, 這樣就得 到了鍵入值。7 圖 1 按鍵分布圖獨(dú)立式按鍵雖然軟件和硬件結(jié)構(gòu)簡(jiǎn)單, 但因每個(gè)按鍵要單獨(dú)占用一個(gè)單片機(jī) I/O引腳,所能擴(kuò)展的按鍵數(shù)量有限,而矩陣式按鍵盡管在占用 I/O引腳的情況 下大大提高了按鍵的數(shù)量,但其軟件編程比較復(fù)雜。而第二種設(shè)計(jì)方法則是一種全新的多按鍵識(shí)別方法, 此方法也是要依靠單片 機(jī)來(lái)實(shí)現(xiàn), 但是由編碼器構(gòu)成的按鍵接口電路, 它不僅節(jié)省了 CPU 的 I/O端口資 源, 解決了按鍵接口占用計(jì)算機(jī)硬件資源和按鍵數(shù)量之間的矛盾, 而且又能夠簡(jiǎn) 化按鍵識(shí)別程序

5、的設(shè)計(jì) , 具有一定的應(yīng)用價(jià)值。每 個(gè) 按 鍵 各 連 接 一 個(gè) 二 極 管 并 相 應(yīng) 地 接 入 單 片 機(jī) 的 三 個(gè) 端 口 P1.2,P1.1,P1.0,引腳上邏輯電平分別為 0, 0, 0;當(dāng)其中一個(gè)按鍵按下時(shí), P1.2,P1.1,P1.0引腳上邏輯電平分別為 0, 0, 1, 其他按鍵按下時(shí)也將產(chǎn)生一個(gè) 對(duì)應(yīng)的二進(jìn)制代碼, 二進(jìn)制的此種接法具有編碼器的邏輯功能。 由此可見(jiàn), 只要 占用三個(gè) I/O端口, 就能識(shí)別七個(gè)按鍵。 此種按鍵結(jié)構(gòu)按鍵數(shù)與占用 I/O引腳的 關(guān)系為:Y=2x -1,即當(dāng)用 3條 I/O引腳時(shí),就可以識(shí)別 7個(gè)按鍵, 4條即可以識(shí) 別 15個(gè)按鍵。照此推算

6、,使用 8條 I/O引腳的情況下,獨(dú)立式按鍵結(jié)構(gòu)只可以 識(shí)別 8個(gè)按鍵, 矩陣式按鍵結(jié)構(gòu)可識(shí)別 16個(gè)按鍵, 而此種按鍵結(jié)構(gòu)僅用 5條 I/O引腳即可識(shí)別到 31個(gè)按鍵,這就大大提高了 I/O引腳的利用率,節(jié)省了按鍵以 及其他的元器件,使得總電路圖更為簡(jiǎn)潔、易看 (2-3。第三種設(shè)計(jì)方法是用單片機(jī)實(shí)現(xiàn)一線多按鍵識(shí)別技術(shù)。 在單片機(jī)需要有按鍵 輸入的時(shí)候, 常用獨(dú)立式按鍵或者是矩陣式鍵盤(pán)等來(lái)設(shè)計(jì)鍵盤(pán)的輸入, 也就是上 面提到的方法。 但對(duì)于獨(dú)立式按鍵常常是一個(gè)按鍵對(duì)應(yīng)一個(gè) I/O口, 使用更多按鍵的時(shí)候就需要用到更多的 I/O口。對(duì)于像 AVR 或者 PIC 少引腳的單片機(jī)來(lái)說(shuō), 在 I/O口很

7、有限的情況下想要使用很多按鍵時(shí), 就得使用其他方法來(lái)實(shí)現(xiàn)。 比如 說(shuō)通過(guò) 74HC165等芯片來(lái)擴(kuò)展輸入 I/O口, 或者是其他的方法, 而這樣會(huì)增加制 作成本。 在節(jié)約成本的條件下而利用 AVR 好 PIC 單片機(jī)大部分都內(nèi)置有 A/D模數(shù) 轉(zhuǎn)換器的功能,并且一般都是 10位的 A/D轉(zhuǎn)換器。我們可以通過(guò)若干個(gè)電阻串 聯(lián)起來(lái)組成分壓式方法, 在每個(gè)分串聯(lián)電阻之間連接一個(gè)按鍵, 按鍵的另一端接 到地, 這樣只需要利用 AVR 或者 PIC 單片機(jī)的一個(gè) I/O口就可以實(shí)現(xiàn)多個(gè)按鍵功 能的識(shí)別了 (2-3 。 這種方法只需要占用 AVR 和 PIC 單片機(jī)的內(nèi)置 10位 A/D轉(zhuǎn)換器 的一個(gè) A

8、/D轉(zhuǎn)換器通道即可,相對(duì)來(lái)說(shuō)比較省成本,省制作時(shí)間。EDA 就是電子設(shè)計(jì)自動(dòng)化技術(shù),是一種以計(jì)算機(jī)為基礎(chǔ)的工作平臺(tái),是利用 電子技術(shù)、 計(jì)算機(jī)技術(shù)、 智能化技術(shù)等多種應(yīng)用學(xué)科的最新成果, 開(kāi)發(fā)成的一整 套電子 CAD 軟件, 是一種幫助電子設(shè)計(jì)工程師從事電子元件產(chǎn)品和系統(tǒng)設(shè)計(jì)的綜 合技術(shù)。 現(xiàn)在 EDA 技術(shù)的基本特征是采用高級(jí)語(yǔ)言描述, 具有系統(tǒng)級(jí)仿真和綜合 能力 (4 。在進(jìn)行功能框圖的劃分和結(jié)構(gòu)設(shè)計(jì)規(guī)劃后,進(jìn)行仿真、糾錯(cuò),并用 VHDL 、 Verilog-HDL 等硬件描述語(yǔ)言對(duì)高層次的系統(tǒng)行為進(jìn)行描述, 再進(jìn)行系統(tǒng)一級(jí)驗(yàn) 證,最后邏輯綜合優(yōu)化,完成專用集成電路 ASIC 的設(shè)計(jì)與實(shí)現(xiàn)

9、 (5。一般有三種 途徑:1、 利用超大規(guī)?？删幊踢壿嬈骷? 如常見(jiàn)的現(xiàn)場(chǎng)可編程門(mén)陣列 FPGA 和復(fù) 雜可編程邏輯器件 CPLD ,它們的特點(diǎn)是直接面向用戶,具有極大的靈活性和通 用性, 使用方便、 硬件測(cè)試和實(shí)現(xiàn)快捷, 開(kāi)發(fā)效率高、 成本低, 工作可靠性高等。 2、半定制或全定制的 ASIC ,就要用到掩模門(mén)陣列 MPGA ,但它與 FPGA 不同,它 不是用戶可編程的,也不屬于可編程邏輯范疇,而是實(shí)際的 ASIC 。 3、利用混合 ASIC ,主要指既具有面向用戶的 FPGA 可編程功能和邏輯資源,同時(shí)也包含有可 方便調(diào)用和配置的硬件標(biāo)準(zhǔn)單元模塊 (5-6。最后再介紹一種按鍵識(shí)別系統(tǒng)設(shè)計(jì)

10、的方式,就是要利用 FPGA 可編程門(mén)陣列 和 VHDL 匯編語(yǔ)言來(lái)實(shí)現(xiàn)。 FPGA 芯片的 I/O端口數(shù)量較多和可以編程的特點(diǎn),采 用 VHDL 匯編語(yǔ)言編寫(xiě)程序,實(shí)現(xiàn)識(shí)別多個(gè)按鍵自由操作運(yùn)行,這可以簡(jiǎn)化 MCU 單片機(jī)的控制信號(hào)。VHDL 是一種用于數(shù)字系統(tǒng)的設(shè)計(jì)和測(cè)試的硬件描述語(yǔ)言, 能夠達(dá)到集成電路的高集成度、系統(tǒng)化、微尺寸、微功耗的要求,并進(jìn)行模擬仿真 (6 。 VHDL 與其 他的硬件描述語(yǔ)言相比, 具有更強(qiáng)的行為描述能力, 具有豐富的仿真語(yǔ)句和庫(kù)函 數(shù),在完成一個(gè)確定的設(shè)計(jì)后,可以利用 EDA 工具進(jìn)行邏輯綜合和優(yōu)化 . 而且對(duì) 設(shè)計(jì)的描述具有相對(duì)的獨(dú)立性,能夠簡(jiǎn)單的改變?cè)O(shè)計(jì)的規(guī)

11、模和結(jié)構(gòu)從而完成設(shè) 計(jì), 其本身的生命周期也比較長(zhǎng), 不會(huì)隨著外部的工藝技術(shù)改變而使得描述過(guò)時(shí)。 FPGA 是一種可編程邏輯器件,它具有良好性能、極高的密度和極大的靈活 性, 外圍電路簡(jiǎn)單可靠等特性。 FPGA 采用 Altera 公司 EPF10K30ATC144, 該器件 內(nèi)核采用 3.3 V 供電,端口電壓為 3. 3V 可承受 5 V 輸入高電平,其工作頻率高 達(dá) 100 MHz ,有 102個(gè)可用 I /0端口,每個(gè)端口輸入電流最高達(dá) 25 mA ,輸出電 流達(dá) 25 mA。 l728個(gè)邏輯單元 (Les, 12288 bit的用戶 Flash 存儲(chǔ)器,可滿足 用戶小容量信息存儲(chǔ),能

12、完全滿足一般系統(tǒng)的設(shè)計(jì)要求 (6-7 。因此,該系統(tǒng)的設(shè) 計(jì)由 MCU 單片機(jī)、 FPGA 芯片、按鍵等部分組成。多路按鍵信號(hào)進(jìn)入 FPGA 單元, 以供數(shù)據(jù)采集; FPGA 處理采集到的數(shù)據(jù)信號(hào), 編碼后寫(xiě)入內(nèi)部 FIFO 。 MCU 通過(guò) I /O 端口提取 FIFO 中的數(shù)據(jù),模塊通過(guò)電源接口向各個(gè)部分供電。由于 FPGA 基 于 RAM 工藝技術(shù), 該器件在使用前需要從外部加載配置數(shù)據(jù), 需要一個(gè)外置存儲(chǔ) 器保存信息,采用可編程的串行配置器件,供電電壓為 3.3V (8 。由于外界環(huán)境復(fù)雜, 按鍵引線長(zhǎng)達(dá) 6m , 保護(hù)二極管 VDi :在外界干擾信號(hào)大 于 VCC 時(shí)導(dǎo)通起到保護(hù) FPGA 的作用。 電阻 Ri 上拉限流, 按鍵未閉合狀態(tài)下 FPGA 輸入引腳始終處于高電平 (9 。 FPGA 內(nèi)部邏輯設(shè)計(jì) FPGA 內(nèi)部功能分為掃描模塊、 編碼模塊、控制模塊以及同步 FIFO RAM模塊。小結(jié)按鍵作為普通的外部輸入設(shè)備,如今在儀器儀表設(shè)備和家用電器中隨處可 見(jiàn), 得到了廣泛的應(yīng)用, 電腦、 手機(jī)、 遙控器等。 因?yàn)樗拇嬖谀苁闺p手更靈活、 大腦更發(fā)達(dá), 若是被市場(chǎng)被人類淘汰, 那么人類就