關(guān)于數(shù)字邏輯門(mén)電路平均延遲時(shí)間的實(shí)驗(yàn)測(cè)量

1、關(guān)于數(shù)字邏輯門(mén)電路平均傳輸延遲時(shí)間的實(shí)驗(yàn)測(cè)量胥 學(xué) 金 （西南科技大學(xué)電工電子中心 中國(guó)綿陽(yáng) 621010）摘 要 本文在數(shù)字電子技術(shù)基礎(chǔ)普通實(shí)驗(yàn)技術(shù)條件下，給出了幾種門(mén)電路平均延遲時(shí)間實(shí)驗(yàn)測(cè)量方法，以便于大家實(shí)驗(yàn)時(shí)選用。關(guān)鍵詞 邏輯門(mén)電路 平均傳輸延遲時(shí)間 實(shí)驗(yàn)測(cè)量方法1引 言 在數(shù)字技術(shù)中，關(guān)于邏輯門(mén)電路參數(shù)的測(cè)試，對(duì)掌握電氣特性和應(yīng)用非常重要。特別是門(mén)電路平均傳輸延遲時(shí)間的測(cè)量?，F(xiàn)就門(mén)電路平均延遲時(shí)間（tpd）的定義和有關(guān)實(shí)驗(yàn)測(cè)試方法總結(jié)如下，以供實(shí)驗(yàn)者在做實(shí)驗(yàn)時(shí)選用和參考。2 tpd的定義現(xiàn)以二輸入與非門(mén)為例，說(shuō)明門(mén)電路平均延遲時(shí)間tpd的定義。TTL與非門(mén)傳輸延遲時(shí)間tpd ，當(dāng)與非

2、門(mén)輸入一個(gè)脈沖波形時(shí)，其輸出波形有一定的延遲，如圖1所示。定義了以下兩個(gè)延遲時(shí)間： 導(dǎo)通延遲時(shí)間tPHL從輸入波形上升沿的中點(diǎn)到輸出波形下降沿的中點(diǎn)所經(jīng)歷的時(shí)間。 截止延遲時(shí)間tPLH從輸入波形下降沿的中點(diǎn)到輸出波形上升沿的中點(diǎn)所經(jīng)歷的時(shí)間。 uiuo1 圖1 TTL與非門(mén)的傳輸時(shí)間由于導(dǎo)通延遲時(shí)間與截止延遲時(shí)間一般不等，所以與非門(mén)的傳輸延遲時(shí)間tpd是tPHL和tPLH的平均值。即定義為： 。（1） 一般TTL與非門(mén)傳輸延遲時(shí)間tpd的值約為幾納秒十幾個(gè)納秒。3 定義法1對(duì) tpd的實(shí)驗(yàn)測(cè)量在實(shí)驗(yàn)測(cè)量時(shí)，選用CD4069（六反相器）、TTL74LS00（4-2輸入與非門(mén)），或74HC08（4

3、-2輸入與門(mén)）等芯片，在含有上述芯片的面包板或?qū)嶒?yàn)板上，給芯片加載5伏直流電源，用EE1641B函數(shù)發(fā)生器的TTL 輸出端，輸出4伏/200KHZ方波，作為門(mén)電路的輸入信號(hào)，然后用VP-5220D型雙蹤示波器，雙通道校準(zhǔn)后，同時(shí)測(cè)試芯片上某個(gè)門(mén)電路的輸入/輸出端信號(hào)波形。實(shí)驗(yàn)原理電路如圖2所示。1uouiui1uouououi11ui圖2.2 74LS00圖2.1 CD4069圖2.3 74HC08圖2 定義法測(cè)tpd實(shí)驗(yàn)原理圖注意，示波器靈敏度打到1V/DIV，掃描時(shí)間用uS/DIV并用X10擴(kuò)展與之配合；示波器信號(hào)可選用DC耦合。測(cè)試過(guò)程中，讓輸入/輸出信號(hào)波形的上、下幅度，分別關(guān)于X標(biāo)尺

4、對(duì)稱，并重合，顯示邊緣清晰，然后在X標(biāo)尺上讀出前、后延遲時(shí)間，代入（1）式計(jì)算tpd，并填于表1.中，比較異同。 表1.芯 片CD406974LS0074HC08備 注手冊(cè)tpd參數(shù)(ns)451010測(cè)試tpd參數(shù)(ns)1002022誤 差551012從表1中可看出:（1）實(shí)驗(yàn)測(cè)試tpd參數(shù)與手冊(cè)tpd參數(shù)有誤差，這里忽略示波器固有延遲時(shí)間，但測(cè)試數(shù)據(jù)與手冊(cè)數(shù)據(jù)變化趨勢(shì)一致，說(shuō)明測(cè)試方法正確、結(jié)果可信。（2）測(cè)試結(jié)果表明，不同門(mén)電路芯片tpd不同，CMOS比TTL大。4. 振蕩法2的實(shí)驗(yàn)測(cè)量用74LS00上3/4個(gè)門(mén)（或3個(gè)以上的奇數(shù)個(gè)門(mén)）接成3級(jí)環(huán)型振蕩器，如圖3所示。uoCH1圖3振蕩

5、法測(cè)tpd實(shí)驗(yàn)原理圖上電后，用VP-5220D型雙蹤示波器，單通道校準(zhǔn)后，掃描時(shí)間用uS/DIV并用X10擴(kuò)展，對(duì)地測(cè)試某個(gè)門(mén)輸出端信號(hào)波形，該波形為自激振蕩正弦波，靠擾動(dòng)起振。讀出正弦波周期T，然后用下式（2）計(jì)算tpd，為5.3ns量級(jí)(級(jí)聯(lián)法為13ns)。計(jì)算公式:tpd = T/2n（2） 其中，T 為周期,n=3（環(huán)型振蕩器上門(mén)的個(gè)數(shù)）。5 級(jí)聯(lián)法3的實(shí)驗(yàn)測(cè)量用CD4069上的5/6個(gè)門(mén)（也可以用6個(gè)，主要是增加延遲時(shí)間以利于測(cè)量）串聯(lián)起來(lái)，接成如下級(jí)聯(lián)實(shí)驗(yàn)電路，如圖4示。uiuoCH2CH1圖4級(jí)聯(lián)法測(cè)tpd實(shí)驗(yàn)原理圖 上電后，用EE1641B函數(shù)發(fā)生器的TTL 輸出端，輸出200

6、KHZ以上標(biāo)準(zhǔn)幅度方波，作為門(mén)電路的輸入信號(hào)ui，用VP-5220D型雙蹤示波器，如定義法一樣，用雙通道測(cè)量級(jí)聯(lián)門(mén)電路的輸入/輸出端信號(hào)uo波形，讀出前、后延遲時(shí)間，代入下式（3）計(jì)算tpd，并填入下表中。 Tpd = 1/2 n *（tlh+thl）.（3），其中，n=5（級(jí)聯(lián)門(mén)的個(gè)數(shù)）。 表2.芯 片CD4069n=5n=3備 注級(jí)聯(lián)法tpd參數(shù)(ns)3448振蕩法tpd參數(shù)(ns)4250誤 差(ns)82然后，撤除門(mén)電路輸入端上信號(hào)和示波器輸入通道，把級(jí)聯(lián)門(mén)電路的輸出端與輸入端首尾相聯(lián)，構(gòu)成5級(jí)環(huán)型振蕩器，如圖5所示。并振蕩法測(cè)算tpd=T/2n，其中n=5（串聯(lián)門(mén)的個(gè)數(shù)）。填于表2

7、.中，并與級(jí)聯(lián)法tpd比較。從表2中可看出，即使相同芯片的門(mén)電路，tpd不同測(cè)試方法間存在有一定的誤差，但結(jié)果都在幾個(gè)ns量級(jí)。 CH1 uiuo圖5環(huán)型振蕩器6. 尖峰法3及其測(cè)試在邏輯電路，特別是在組合電路中，由競(jìng)爭(zhēng)引起的冒險(xiǎn)要出現(xiàn)尖峰脈沖干擾現(xiàn)象（俗稱毛刺）。它的產(chǎn)生原因 4 有三:(1)信號(hào)在傳輸線路上的延遲時(shí)間,或不能同時(shí)到達(dá);(2)信號(hào)在芯片上通過(guò)有關(guān)門(mén)電路的傳輸延遲;(3)信號(hào)的上沿升和下降沿時(shí)間不為零.等引起競(jìng)爭(zhēng)，進(jìn)而可能產(chǎn)生冒險(xiǎn)現(xiàn)象。若不考濾(1)、(3)和輸出級(jí)的延遲，而主要考濾有關(guān)組合門(mén)電路的延遲時(shí)間，或門(mén)電路的延遲時(shí)間占主要矛盾時(shí)（在某些頻率不高的電路中是客觀存在的），

8、引起組合電路的競(jìng)爭(zhēng)與冒險(xiǎn)原因，主要就是tpd。因此，若能測(cè)量尖峰脈寬的量級(jí)，就是tpd的量級(jí)。于是可構(gòu)造尖峰產(chǎn)生電路，既可觀察競(jìng)爭(zhēng)與冒險(xiǎn)，又能測(cè)量尖峰脈寬，還能得到tpd的數(shù)量級(jí)。實(shí)驗(yàn)原理如圖6所示。其中,圖 6.1、6.2、 6.3，是用CD4069分別與TTL74LS00、74HC08和74LS 86（4-2輸入異或門(mén)）構(gòu)造的. 表3. 芯 片CD406974LS0074HC0874LS 86備 注尖峰法測(cè)試tpd參數(shù)(ns)262422 圖 6.1在Cp為200KHZ下, 用示波器測(cè)得“0”型輸出uo尖峰脈寬為26ns.11111uocpCH2CH1圖 6.1 “0”型尖峰產(chǎn)生電路圖 6

9、.2在Cp為200KHZ下, 用示波器測(cè)得“1”型輸出uo尖峰脈寬為24ns.CH111111uocpCH2 圖 6.2 “1” 型尖峰產(chǎn)生電路圖 6.3在Cp為200KHZ下, 用示波器測(cè)得“1”型輸出uo尖峰脈寬為22ns. 11=1uoc pCH1CH2 圖 6.3“1”型尖峰產(chǎn)生電路7. 結(jié) 語(yǔ) 以上是我們?cè)跀?shù)字電子技術(shù)基礎(chǔ)實(shí)驗(yàn)中，用雙蹤示波器測(cè)量邏輯門(mén)電路平均傳輸延遲時(shí)間tpd的4種方法，其中,定義法概念清楚，容易理解;振蕩法和級(jí)聯(lián)法簡(jiǎn)單,易于測(cè)量;尖峰法在一定條件下成立,誤差較大.感興趣讀者,可以一試. 以上方法僅供實(shí)驗(yàn)者參考,欠妥之處,望同仁批評(píng)指正.參 考 書(shū) 1 數(shù)字邏輯及數(shù)字集成電路 ,王爾乾等,清華版,1998.2 電子技術(shù)基礎(chǔ)實(shí)驗(yàn) (2版)