EDA設(shè)計(jì)課程試驗(yàn)報(bào)告數(shù)碼管動(dòng)態(tài)顯示試驗(yàn)報(bào)告

1、EDA設(shè)計(jì)課程實(shí)驗(yàn)報(bào)告實(shí)驗(yàn)?zāi)康膶?shí)驗(yàn)題目：數(shù)碼管動(dòng)態(tài)顯示實(shí)驗(yàn)學(xué)院名稱：專業(yè)：電子信息工程班級：姓名：高勝 學(xué)號小組成員：指導(dǎo)教師：學(xué)習(xí)動(dòng)態(tài)掃描顯示的原理； 利用數(shù)碼管動(dòng)態(tài)掃描顯示的原理編寫程序，實(shí)現(xiàn)自己的學(xué)號的顯示。設(shè)計(jì)任務(wù)及要求1、在SmartSOPC實(shí)驗(yàn)箱上完成數(shù)碼管動(dòng)態(tài)顯示自己學(xué)號的后八個(gè)數(shù)字。2、放慢掃描速度演示動(dòng)態(tài)顯示的原理過程。三、系統(tǒng)設(shè)計(jì)1、整體設(shè)計(jì)方案數(shù)碼管的八個(gè)段a,b,c,d,e,f,g,h （ h是小數(shù)點(diǎn)）都分別連接到SEG0SEG7 8個(gè)數(shù)碼管 分別由八個(gè)選通信號 DIG0DIG7來選擇，被選通的數(shù)碼管顯示數(shù)據(jù)，其余關(guān)閉。如果希望8個(gè)數(shù)碼管顯示希望的數(shù)據(jù)，就必須使得8個(gè)選

2、通信號DIG0DIG7分別被單獨(dú)選通，并在此同 時(shí)，在段信號輸入口 SEG0SEG加上該對應(yīng)數(shù)碼管上顯示的數(shù)據(jù)，于是隨著選通信號的掃描就能實(shí)現(xiàn)動(dòng)態(tài)掃描顯示的目的。雖然每次只有1個(gè)數(shù)碼管顯示，但只要掃描顯示速率足夠快，利用人眼的視覺余輝效應(yīng)，我們?nèi)詴?huì)感覺所有的數(shù)碼管都在同時(shí)顯示。2、功能模塊電路設(shè)（1）輸入輸出模塊框圖（見圖 1）圖1（2）模塊邏輯表達(dá)（見表 1）表1 （數(shù)碼管顯示真值表）clk_1kdigseg01111111C010111111F9T11011111F9T1110111180T11110111C0T11111011F9T11111101A4T11111110F9注：數(shù)碼管顯示

3、為 01180121(3) 算法流程圖(見圖 2)Nelk T?Yeoun t=?Start .dig =10 111 111dig=11011111dig =11 101 111dig=11110111dig =11111011dig =11 111 101dig =11 1111107、*VV/segsegsegsegsegsegseg=f9=f9=8=c=f9=a=f90044-23645111111seg=e0dig=01coun t=eo un t+17(4) Verilog 源代碼module sca n_led(clk_1k,d,dig,seg);/ 模塊名 scan_ledin

4、 put clk_1k;/輸入時(shí)鐘in put31:0 d;/輸入要顯示的數(shù)據(jù)output7:0 dig;/數(shù)碼管選擇輸出引腳output7:0 seg;/ 數(shù)碼管段輸出引腳reg7:0 seg_r;/ 定義數(shù)碼管輸出寄存器reg7:0 dig_r;/ 定義數(shù)碼管選擇輸出寄存器reg3:0 disp_dat;/ 定義顯示數(shù)據(jù)寄存器reg2:0count;/ 定義計(jì)數(shù)寄存器assign dig = dig_r;/ 輸出數(shù)碼管選擇assign seg = seg_r;/ 輸出數(shù)碼管譯碼結(jié)果always (posedge clk_1k)/ 定義上升沿觸發(fā)進(jìn)程begincount <= coun

5、t + 1'b1;endalways (posedge clk_1k)begincase(count)/選擇掃描顯示數(shù)據(jù)3'd0:disp_dat = d31:28;/第一個(gè)數(shù)碼管3'd1:disp_dat = d27:24;/第二個(gè)數(shù)碼管3'd2:disp_dat = d23:20;/第三個(gè)數(shù)碼管3'd3:disp_dat = d19:16;/第四個(gè)數(shù)碼管3'd4:disp_dat = d15:12;/第五個(gè)數(shù)碼管3'd5:disp_dat = d11:8;/第六個(gè)數(shù)碼管3'd6:disp_dat = d7:4;/第七個(gè)數(shù)碼管3

6、'd7:disp_dat = d3:0;/第八個(gè)數(shù)碼管endcasecase(count)/選擇數(shù)碼管顯示位3'd0:dig_r = 8'b01111111;/選擇第一個(gè)數(shù)碼管顯示3'd1:dig_r = 8'b10111111;/選擇第二個(gè)數(shù)碼管顯示3'd2:dig_r = 8'b11011111;/選擇第三個(gè)數(shù)碼管顯示3'd3:dig_r = 8'b11101111;/選擇第四個(gè)數(shù)碼管顯示3'd4:dig_r = 8'b11110111;/選擇第五個(gè)數(shù)碼管顯示3'd5:dig_r = 8'

7、;b11111011;/選擇第六個(gè)數(shù)碼管顯示3'd6:dig_r = 8'b11111101;/ 選擇第七個(gè)數(shù)碼管顯示3'd7:dig_r = 8'b11111110;endcaseendalways (disp_dat)begincase(disp_dat)4'h0:seg_r = 8'hc0;4'h1:seg_r = 8'hf9;4'h2:seg_r = 8'ha4;4'h3:seg_r = 8'hb0;4'h4:seg_r = 8'h99;4'h5:seg_r = 8&

8、#39;h92;4'h6:seg_r = 8'h82;4'h7:seg_r = 8'hf8;4'h8:seg_r = 8'h80;4'h9:seg_r = 8'h90;4'ha:seg_r = 8'h88;4'hb:seg_r = 8'h83;4'hc:seg_r = 8'hc6;4'hd:seg_r = 8'ha1;4'he:seg_r = 8'h86;4'hf:seg_r = 8'h8e;endcaseendendmodule/ 選

9、擇第八個(gè)數(shù)碼管顯示/ 七段譯碼/ 顯示 0/ 顯示 1/ 顯示 2/ 顯示 3/ 顯示 4/ 顯示 5/ 顯示 6/ 顯示 7/ 顯示 8/ 顯示 9/ 顯示 a/ 顯示 b/ 顯示 c/ 顯示 d/ 顯示 e/ 顯示 f四、系統(tǒng)調(diào)試（1）仿真代碼'timescale 1ns/1nsmodule scan_ledfz;reg clk_1k;reg31:0 d;wire7:0 dig;wire7:0 seg;parameter dely=100;scan_led u1(clk_1k,d,dig,seg);always #(dely/2)clk_1k=clk_1k;initial begi

10、nclk_1k=0; d=32'h01180134;#dely ;#dely ;#dely ;#dely ;#dely ;#(dely*20);#dely $finish;endinitial $monitor($time,"%b,%d,%h,%h",clk_1k,d,dig,seg);endmodulemodule scan_led(clk_1k,d,dig,seg);/模塊名 scan_ledinput clk_1k;input31:0 d; output7:0 dig;output7:0 seg;reg7:0 seg_r;reg7:0 dig_r; reg3:

11、0 disp_dat;reg2:0 count=3'b000;/輸入時(shí)鐘/輸入要顯示的數(shù)據(jù)/數(shù)碼管選擇輸出引腳/數(shù)碼管段輸出引腳/定義數(shù)碼管輸出寄存器/定義數(shù)碼管選擇輸出寄存器/定義顯示數(shù)據(jù)寄存器assign dig = dig_r;assign seg = seg_r;always (posedge clk_1k)begincount <= count + 1'b1;/輸出數(shù)碼管選擇/輸出數(shù)碼管譯碼結(jié)果/定義上升沿觸發(fā)進(jìn)程/定義計(jì)數(shù)寄存器end/選擇掃描顯示數(shù)據(jù) /第一個(gè)數(shù)碼管 /第二個(gè)數(shù)碼管 /第三個(gè)數(shù)碼管 /第四個(gè)數(shù)碼管 /第五個(gè)數(shù)碼管 /第六個(gè)數(shù)碼管/第七個(gè)數(shù)碼管

12、/第八個(gè)數(shù)碼管/選擇數(shù)碼管顯示位 /選擇第一個(gè)數(shù)碼管顯示 /選擇第二個(gè)數(shù)碼管顯示 /選擇第三個(gè)數(shù)碼管顯示 /選擇第四個(gè)數(shù)碼管顯示 /選擇第五個(gè)數(shù)碼管顯示 /選擇第六個(gè)數(shù)碼管顯示 /選擇第七個(gè)數(shù)碼管顯示 /選擇第八個(gè)數(shù)碼管顯示/七段譯碼 /顯示 0 /顯示 1 /顯示 2 /顯示 3 /顯示 4 /顯示 5 /顯示 6 /顯示 7 /顯示 8 /顯示 9 /顯示 a /顯示 b /顯示 c /顯示 d /顯示 e /顯示 falways (posedge clk_1k) begincase(count)3'd0:disp_dat = d31:28;3'd1:disp_dat =

13、d27:24;3'd2:disp_dat = d23:20;3'd3:disp_dat = d19:16;3'd4:disp_dat = d15:12;3'd5:disp_dat = d11:8;3'd6:disp_dat = d7:4;3'd7:disp_dat = d3:0; endcase case(count)3'd0:dig_r = 8'b01111111;3'd1:dig_r = 8'b10111111;3'd2:dig_r = 8'b11011111;3'd3:dig_r =

14、8'b11101111;3'd4:dig_r = 8'b11110111;3'd5:dig_r = 8'b11111011;3'd6:dig_r = 8'b11111101;3'd7:dig_r = 8'b11111110; endcaseend always (disp_dat) begincase(disp_dat)4'h0:seg_r = 8'hc0; 4'h1:seg_r = 8'hf9; 4'h2:seg_r = 8'ha4; 4'h3:seg_r = 8&

15、#39;hb0; 4'h4:seg_r = 8'h99; 4'h5:seg_r = 8'h92; 4'h6:seg_r = 8'h82; 4'h7:seg_r = 8'hf8; 4'h8:seg_r = 8'h80; 4'h9:seg_r = 8'h90; 4'ha:seg_r = 8'h88; 4'hb:seg_r = 8'h83; 4'hc:seg_r = 8'hc6; 4'hd:seg_r = 8'ha1; 4'he:se

16、g_r = 8'h86; 4'hf:seg_r = 8'h8e; endcaseend endmodule位碼代碼仿真代碼'timescale 1ns/1nsmodule smg_tp; / 測試模塊的名字reg 2:0 c;/測試輸入信號定義為reg 型wire7:0 dig;/測試輸出信號定義為wire 型parameter DELY=100; / 延時(shí) 100 秒wei u1(c,dig); / 調(diào)用測試對象initial begin/激勵(lì)波形設(shè)定c=3'b0;#DELYc=3'b001#DELYc=3'b010#DELYc=3&#

17、39;b100#DELYc=3'b101#DELYc=3'b110#DELYc=3'b111#DELY$finish;endinitial $monitor($time,"dig=%d,c=%b ",dig,c); / 輸出格式 i 定義endmodulemodule wei(c,dig);/命名模塊名字input2:0 c;output7:0 dig; /定義輸入與輸出 reg7:0 dig_r;reg2:0 c_r; / 定義 dig_r 與 c_r2 個(gè) reg 型數(shù)據(jù) assign dig=dig_r;/將 reg 型數(shù)據(jù)轉(zhuǎn)化為 wire 型

18、數(shù)據(jù)always (*)/檢測 c_r 的數(shù)據(jù)是否變化begin c_r=c;case (c_r)3'b000:dig_r=8'b11111110; /c_r 的數(shù)據(jù)變化而 dig_r 對于的數(shù)據(jù)變化 3'b001:dig_r=8'b11111101;3'b011:dig_r=8'b11110111;3'b100:dig_r=8'b11101111;3'b101:dig_r=8'b11011111;3'b110:dig_r=8'b10111111;3'b111:dig_r=8'b01

19、111111;default: dig_r=8'b11111111; endcase/結(jié)束 case 語句end/結(jié)束 always 語句endmodule/ 結(jié)束程序譯碼器代碼仿真代碼'timescale 1ns/1nsmodule duan_tp; / 測試模塊的名字 reg3:0 a; /測試輸入信號定義為 reg 型 wire7:0 seg;/測試輸出信號定義為 wire 型parameter DELY=100;/延時(shí) 100 秒duan u1(a,seg); /調(diào)用測試對象initial begin/激勵(lì)波形設(shè)定a=4'b0;#DELY a=4'b00

20、01;#DELY a=4'b0010;#DELY a=4'b0011;#DELY a=4'b0100;#DELY a=4'b0101;#DELY a=4'b0110;#DELY a=4'b0111;#DELY a=4'b1000;#DELY a=4'b1001;#DELY a=4'b1010;#DELY a=4'b1011;#DELY a=4'b1100;#DELY a=4'b1101;#DELY a=4'b1110;#DELY a=4'b1111;#DELY $finish;end

21、initial $monitor($time,"seg=%d,a=%b",seg,a);/輸出格式 i 定義endmodulemodule duan(a,seg); /命名模塊名字input3:0 a;output7:0 seg; /定義輸入與輸出 reg7:0 seg_r;reg3:0 a_r; / 定義 seg_r 與 a_r2 個(gè) reg 型數(shù)據(jù) assign seg=seg_r; /將 reg 型數(shù)據(jù)轉(zhuǎn)化為 wire 型數(shù)據(jù) always (*)/檢測 c_r 的數(shù)據(jù)是否變化begin a_r=a;case(a_r)/七段譯碼4'b0000:seg_r =

22、8'hc0;/顯示 04'b0001:seg_r = 8'hf9;/顯示 14'bOO1O:seg_r=8'ha4;/顯示24'bOO11:seg_r=8'hb0;/顯示34'b0100:seg_r=8'h99;/顯示44'b0101:seg_r=8'h92;/顯示54'b0110:seg_r=8'h82;/顯示64'b0111:seg_r=8'hf8;/顯示74'b1000:seg_r=8'h80;/顯示84'b1001:seg_r=8'h9

23、0;/顯示94'b1010:seg_r=8'h88;/顯示a4'b1011:seg_r=8'h83;/顯示b4'b1100:seg_r=8'hc6;/顯示c4'b1101:seg_r=8'ha1;/顯示d4'b1110:seg_r=8'h86;/顯示e4'b1111:seg_r endcase /結(jié)束 case=8'h8e;語句/顯示fend 結(jié)束always語句 en dmodule/結(jié)束程序(2)仿真波形圖d；L；lU2f Jj中凸口51% Ji- # 機(jī)片 |國 | icc > M u u :»石爭st沁TrT q" f E 滬& J H 泄 P 尸 f F rN r y + = qb 鄧和事t1 冠口# ： h “ 7 7i斤空瑚時(shí)時(shí)討j昭匚匸戟i1113'LjU1(3)引腳圖Named:Edit XFilter:Locstjon1X3 BankVREF GroupI/O Standard dockUnknownpitj_23<> dig7jUrikriownPIFJ_239劃6Ur knownPIN_23S MUriknD