計(jì)算機(jī)組成原理全部實(shí)驗(yàn)

1、計(jì)算機(jī)組成原理講義計(jì)算機(jī)科學(xué)技術(shù)系王玉芬2012年11月3日基礎(chǔ)實(shí)驗(yàn)部分 該篇章共有五個(gè)基礎(chǔ)實(shí)驗(yàn)組成，分別是： 實(shí)驗(yàn)一 運(yùn)算器實(shí)驗(yàn) 實(shí)驗(yàn)二 存儲(chǔ)器實(shí)驗(yàn)實(shí)驗(yàn)三 數(shù)據(jù)通路組成與故障分析實(shí)驗(yàn)實(shí)驗(yàn)四 微程序控制器實(shí)驗(yàn)實(shí)驗(yàn)五 模型機(jī) CPU 組成與指令周期實(shí)驗(yàn)實(shí)驗(yàn)一 運(yùn)算器實(shí)驗(yàn)運(yùn)算器又稱(chēng)作算術(shù)邏輯運(yùn)算單元（ ALU ），是計(jì)算機(jī)的五大基本組成部件之 一，主要用來(lái)完成算術(shù)運(yùn)算和邏輯運(yùn)算。運(yùn)算器的核心部件是加法器， 加減乘除運(yùn)算等都是通過(guò)加法器進(jìn)行的， 因此， 加快運(yùn)算器的速度實(shí)質(zhì)上是要加快加法器的速度。機(jī)器字長(zhǎng) n 位，意味著能完 成兩個(gè) n 位數(shù)的各種運(yùn)算。就應(yīng)該由 n 個(gè)全加器構(gòu)成 n 位并行加法器來(lái)

2、實(shí)現(xiàn)。 通過(guò)本實(shí)驗(yàn)可以讓學(xué)生對(duì)運(yùn)算器有一個(gè)比較深刻的了解。一、實(shí)驗(yàn)?zāi)康?掌握簡(jiǎn)單運(yùn)算器的數(shù)據(jù)傳輸方式。2掌握算術(shù)邏輯運(yùn)算部件的工作原理。3. 熟悉簡(jiǎn)單運(yùn)算器的數(shù)據(jù)傳送通路。4. 給定數(shù)據(jù)，完成各種算術(shù)運(yùn)算和邏輯運(yùn)算。二、實(shí)驗(yàn)內(nèi)容：完成不帶進(jìn)位及帶進(jìn)位的算術(shù)運(yùn)算、邏輯運(yùn)算實(shí)驗(yàn) 總結(jié)出不帶進(jìn)位及帶進(jìn)位運(yùn)算的特點(diǎn)。三、實(shí)驗(yàn)原理：1. 實(shí)驗(yàn)電路圖DIP1圖4-1運(yùn)算器實(shí)驗(yàn)電路圖onDEIDonA | V UB iV -34EfiTSSTOSW71Z3二L1r4h SJ.-二M0-000s1口ffjLI1 c4;11 1.s|L.fa-sX.-.Mr劃rakp 単旨口 g 芯歹r-Jstala74HC1

3、81r it b:嚴(yán)_力UQh ；Fls1r、3二Tri h=iy5aan1E474ALS273： kDDrv ；：U11De-j g Sf輕Hb lp-h短 唇 TH匸74HC1811-3KaV：CM廣 h JiLT4LEeit1 lifiH h11T-UxiJIE11T*1 iLSOS2. 實(shí)驗(yàn)數(shù)據(jù)流圖CNS1S2圖4-2運(yùn)算器實(shí)驗(yàn)數(shù)據(jù)流圖3. 實(shí)驗(yàn)原理運(yùn)算器實(shí)驗(yàn)是在 ALU UNIT 單兀進(jìn)行； 單板方式下，控制信號(hào)，數(shù)據(jù)，時(shí)序信號(hào)由實(shí) 驗(yàn)儀的邏輯開(kāi)關(guān)電路和時(shí)序發(fā)生器提供，SW7 -SWO八個(gè)邏輯開(kāi)關(guān)用于產(chǎn)生數(shù)據(jù)，并發(fā)送到總線上；系統(tǒng)方式下，其控制信號(hào)由系統(tǒng)機(jī)實(shí)驗(yàn)平臺(tái)可視化軟件通過(guò)管理C

4、PU來(lái)進(jìn)行控制，SW7 - SWO八個(gè)邏輯開(kāi)關(guān)由可視化實(shí)驗(yàn)平臺(tái)提供數(shù)據(jù)信號(hào)。(1) DR1，DR2 :運(yùn)算暫存器，(2) LDDR1 :控制把總線上的數(shù)據(jù)打入運(yùn)算暫存器 DR1，高電平有效。(3) LDDR2 :控制把總線上的數(shù)據(jù)打入運(yùn)算暫存器 DR2，高電平有效。(4) S3， S2， S1，SO:確定執(zhí)行哪一種算術(shù)運(yùn)算或邏輯運(yùn)算(運(yùn)算功能表見(jiàn)附錄1 或者課本第49頁(yè))。(5) M : M = 0執(zhí)行算術(shù)操作；M = 1執(zhí)行邏輯操作。(6) /CN : /CN = 0表示ALU運(yùn)算時(shí)最低位加進(jìn)位1 ; /CN = 1則表示無(wú)進(jìn)位。(7) ALU BUS:控制運(yùn)算器的運(yùn)算結(jié)果是否送到總線 BU

5、S，低電平有效。(8) SW BUS :控制8位數(shù)據(jù)開(kāi)關(guān)SW7 SW0的開(kāi)關(guān)量是否送到總線，低電平有 效。四、實(shí)驗(yàn)步驟:實(shí)驗(yàn)前首先確定實(shí)驗(yàn)方式(是手動(dòng)方式還是系統(tǒng)方式)，如果在做手動(dòng)方式實(shí)驗(yàn)則將方式選擇開(kāi)關(guān)置手動(dòng)方式位置(31個(gè)開(kāi)關(guān)狀態(tài)置成單板方式)。實(shí)驗(yàn)箱已標(biāo)明手動(dòng)方式和系 精彩文檔統(tǒng)方式標(biāo)志。所有的實(shí)驗(yàn)均由手動(dòng)方式來(lái)實(shí)現(xiàn)。如果用系統(tǒng)方式，則必須將系統(tǒng)軟件安裝 到系統(tǒng)機(jī)上。將方式標(biāo)志置系統(tǒng)模式位置。學(xué)生所做的實(shí)驗(yàn)均在系統(tǒng)機(jī)上完成。其中包括 高低電平的按鈕開(kāi)關(guān)信號(hào)輸入，狀態(tài)顯示均在系統(tǒng)機(jī)上進(jìn)行。下面實(shí)驗(yàn)以手動(dòng)方式為例進(jìn) 行。我們相信學(xué)生在手動(dòng)方式下完成各項(xiàng)實(shí)驗(yàn)后，進(jìn)入系統(tǒng)方式會(huì)變的更加得心應(yīng)手

6、。具體步驟如下：1 實(shí)驗(yàn)前應(yīng)將 MF OUT 輸出信號(hào)與 MF 相連接。2如果進(jìn)行單板方式狀態(tài)實(shí)驗(yàn)， 應(yīng)將開(kāi)關(guān)方式狀態(tài)設(shè)置成單板方式； 同時(shí)將位于 EDA 設(shè)計(jì)區(qū)一上方 P0K 開(kāi)關(guān)設(shè)置成手動(dòng)方式位置， P1K ，P2K 開(kāi)關(guān)位置均設(shè)置成手動(dòng) 方式位置。3 如果進(jìn)行系統(tǒng)方式調(diào)試，則按上述方式相反狀態(tài)設(shè)置。4 頻率信號(hào)輸出設(shè)置：在 CPU1 UNIT 區(qū)有四個(gè) f0-f4 狀態(tài)設(shè)置，在進(jìn)行實(shí)驗(yàn)時(shí)應(yīng) 保證 f0-f4 四個(gè)信號(hào)輸出只能有一個(gè)信號(hào)輸出， 及 f0-f4 只有一開(kāi)關(guān)在 On 的位置。5 不管是手動(dòng)方式還是系統(tǒng)方式， 31 個(gè)按鈕開(kāi)關(guān)初始狀態(tài)應(yīng)為“ 1”即對(duì)應(yīng)的指示 燈處于發(fā)光的狀態(tài)。6

7、 .位于UPC UNIT區(qū)的J1跳線開(kāi)關(guān)應(yīng)在右側(cè)狀態(tài)。說(shuō)明：開(kāi)關(guān) ALBUS；SW BUS 標(biāo)識(shí)符應(yīng)為“ /AL-BUS;/SW-BUS ”注意事項(xiàng)：AL BUS；SWBUS 不能同時(shí)按下；因?yàn)橥瑫r(shí)按下會(huì)發(fā)生總線沖突，損壞器件。實(shí)驗(yàn)前把 TJ，DP 對(duì)應(yīng)的邏輯開(kāi)關(guān)置成 11 狀態(tài)（高電平輸出），并預(yù)置下列邏輯電平 狀態(tài)：/ALU BUS = 1 , /PC BUS = 1 , RO BUS= 1 , R1 BUS= 1 , R2- BUS= 1 時(shí) 序發(fā)生器處于單拍輸出狀態(tài)，實(shí)驗(yàn)是在單步狀態(tài)下進(jìn)行 DR1 ， DR2 的數(shù)據(jù)寫(xiě)入及運(yùn)算， 以便能清楚地看見(jiàn)每一步的運(yùn)算過(guò)程。實(shí)驗(yàn)步驟按表1進(jìn)行。實(shí)

8、驗(yàn)時(shí)，對(duì)表中的邏輯開(kāi)關(guān)進(jìn)行操作置1或清0,在對(duì)DR1 , DR2存數(shù)據(jù)時(shí)，按單次脈沖P0 （產(chǎn)生單拍T4信號(hào)）。表1中帶X的為隨機(jī)狀態(tài)，無(wú)論是 高電平還是低電平，它都不影響運(yùn)算器的運(yùn)算操作?？偩€ D7 D0 上接電平指示燈，顯示 參與運(yùn)算的數(shù)據(jù)結(jié)果。表中列出運(yùn)算器實(shí)驗(yàn)任務(wù)的步驟同表 4 相同， 16 種算術(shù)操作和 16 種邏輯操作只列出 了前面4種，其它實(shí)驗(yàn)步驟同表4相同。帶“T”的地方表示需要按一次單次脈沖 P0，無(wú) “T”的地方表示不需要按單次脈沖P0 o表1運(yùn)算器實(shí)驗(yàn)步驟與顯示結(jié)果表S3S2S1S0M/CnLDDR1LDDR2SWBUSAL BUSSW7SW0D7D0P0注釋X X X

9、XXX000155H55HX X X XXX0001AAHAAHX X X XXX100155H55HT向DR1送數(shù)X X X XXX0101AAHAAHT向DR2送數(shù)1 1 1 11X0010XXH55H讀出DR1數(shù)1 0 1 01X0010XXHAAH讀出DR2數(shù)X X X XXX1001AAHAAHT向DR1送數(shù)X X X XXX010155H55HT向DR2送數(shù)0 0 0 0010010XXHAAH算術(shù)運(yùn)算0 0 0 0000010XXHABH算術(shù)運(yùn)算0 0 0 01X0010XXH55H邏輯運(yùn)算0 0 0 1010010XXHFFH算術(shù)運(yùn)算0 0 0 1000010XXH00H算術(shù)運(yùn)

10、算0 0 0 11X0010XXH00H邏輯運(yùn)算0 0 1 0010010XXHAAH算術(shù)運(yùn)算0 0 1 0000010XXHABH算術(shù)運(yùn)算0 0 1 01X0010XXH55H邏輯運(yùn)算0 0 1 1010010XXHFFH算術(shù)運(yùn)算0 0 1 1000010XXH00H算術(shù)運(yùn)算0 0 1 11X0010XXH00H邏輯運(yùn)算運(yùn)算器實(shí)驗(yàn)時(shí)，把與T4信號(hào)相關(guān)而本實(shí)驗(yàn)不用的LDRO , LDR1 , LDR2接低電平, 否則影響實(shí)驗(yàn)結(jié)果。其它注意事項(xiàng)：進(jìn)行系統(tǒng)方式實(shí)驗(yàn)時(shí)應(yīng)注意如下幾點(diǎn)：實(shí)驗(yàn)前應(yīng)將MF-OUT輸出信號(hào)與MF相連接。1、檢查通訊電纜是否與計(jì)算機(jī)連接正確。2、開(kāi)關(guān)方式狀態(tài)應(yīng)置成系統(tǒng)方式；（3

11、1個(gè)開(kāi)關(guān)）。3、POK、P1K、P2K都置成系統(tǒng)方式；4、信號(hào)連接線必須一一對(duì)應(yīng)連接好。即在實(shí)驗(yàn)機(jī)左上方的信號(hào)接口與實(shí)驗(yàn)機(jī)右下方 的信號(hào)接口分別一一對(duì)應(yīng)連接。左上方右下方地址指針址指地址總線地址總線（在實(shí)驗(yàn)機(jī)右側(cè)中部）數(shù)據(jù)總線數(shù)據(jù)總線（在實(shí)驗(yàn)機(jī)右側(cè)中部）運(yùn)算暫存器DR1運(yùn)算暫存器運(yùn)算暫存器DR2運(yùn)DRa存器微地址微地址檢查完畢可以通電；注意事項(xiàng)：1、計(jì)算機(jī)屏幕上所有的按鈕與實(shí)驗(yàn)機(jī)上的按鈕完全對(duì)應(yīng)。2、在做實(shí)驗(yàn)時(shí)，要保證總線不發(fā)生沖突。即對(duì)總線操作時(shí)只有一個(gè)操作狀態(tài)有效。3、運(yùn)算器、存儲(chǔ)器、數(shù)據(jù)通路，三個(gè)實(shí)驗(yàn)按操作步驟操作即可實(shí)驗(yàn)二 、存儲(chǔ)器實(shí)驗(yàn)一、實(shí)驗(yàn)?zāi)康?. 掌握存儲(chǔ)器的數(shù)據(jù)存取方式。2.

12、了解 CPU 與主存間的讀寫(xiě)過(guò)程。3. 掌握半導(dǎo)體存儲(chǔ)器讀寫(xiě)時(shí)控制信號(hào)的作用。二、實(shí)驗(yàn)內(nèi)容：向 RAM 中任一存儲(chǔ)單元存入數(shù)據(jù)；并讀出任一單元的數(shù)據(jù)三、實(shí)驗(yàn)原理1.實(shí)驗(yàn)電路（見(jiàn)下圖）VTTJni 陀o|d1.Vv vvvvvH 4 I J *h iJHCJ L ALSLZ-l*1M!1LHMTT-S-pLdLS-匸Az6116VEEr74ALS271 *忑6$占目st2.實(shí)驗(yàn)原理存貯器實(shí)驗(yàn)電路由RAM (6116 ), AR (74LS273 )等組成。SW7 SWO為邏輯開(kāi)關(guān) 量，與產(chǎn)生地址和數(shù)據(jù)；寄存器 AR輸出A7 A0提供存貯器地址，通過(guò)顯示燈可以顯示 地址，D7 DO為總線，通過(guò)顯示

13、燈可以顯示數(shù)據(jù)。當(dāng)LDAR為高電平，SW BUS為低電平，T3信號(hào)上升沿到來(lái)時(shí)，開(kāi)關(guān) SW7 SW0 產(chǎn)生的地址信號(hào)送入地址寄存器 AR。當(dāng)CE為低電平，WE為高電平，SW BUS為低電 平, T3上升沿到來(lái)時(shí)，開(kāi)關(guān)SW7 SW0產(chǎn)生的數(shù)據(jù)寫(xiě)入存貯器的存貯單元內(nèi)，存貯器為 讀出數(shù)據(jù)，D7 DO顯示讀出數(shù)據(jù)。實(shí)驗(yàn)中，除T3信號(hào)外，CE, WE，LDAR，SW BUS為電位控制信號(hào)，因此通過(guò)對(duì) 應(yīng)開(kāi)關(guān)來(lái)模擬控制信號(hào)的電平，而 LDAR，WE控制信號(hào)受時(shí)序信號(hào)T3定時(shí)。四、實(shí)驗(yàn)步驟（在完成一個(gè)實(shí)驗(yàn)后，應(yīng)將所有的信號(hào)狀態(tài)置成“ 1 ”高電平狀態(tài)）實(shí)驗(yàn)前將TJ, DP對(duì)應(yīng)的邏輯開(kāi)關(guān)置成11狀態(tài)（高電平輸

14、出），使時(shí)序發(fā)生器處于單 拍輸出狀態(tài)，每按一次P0輸出一拍時(shí)序信號(hào)，實(shí)驗(yàn)處于單步狀態(tài)，并置 ALU BUS= 1。實(shí)驗(yàn)步驟按表2進(jìn)行，實(shí)驗(yàn)對(duì)表中的開(kāi)關(guān)置1或清0，即對(duì)有關(guān)控制信號(hào)置1或清0。表格中只列出了存貯器實(shí)驗(yàn)步驟中的一部分，即對(duì)幾個(gè)存貯器單元進(jìn)行了讀寫(xiě)，其它單元的步驟同表格相同。表中帶-的地方表示需要按一次單次脈沖P0。注意：表中列出的總線顯示D7 D0及地址顯示A7 A0,顯示情況是：在寫(xiě)入RAM 地址時(shí)，由SW7 SW0開(kāi)關(guān)量地址送至D7 D0,總線顯示SW7 SW0開(kāi)關(guān)量，而A7 A0則顯示上一個(gè)地址，在按 P后，地址才進(jìn)入RAM，即在單次脈沖（T3）作用后， A7 A0同D7 D

15、0才顯示一樣。表2存貯器實(shí)驗(yàn)步驟顯示結(jié)果表SWLDARCEWESW7 D7 D0P0A7 A0注釋SW0BU011100H00H00H地址00寫(xiě)入AR000100H00H00H數(shù)據(jù)00寫(xiě)入 RAM011110H10H10H地址10寫(xiě)入AR000110H10Hf10H數(shù)據(jù)10寫(xiě)入 RAM011100H00Hf00H地址00寫(xiě)入AR100000H00Hf00H讀RAM011110H10Hf10H地址10寫(xiě)入AR100010H10Hf10H讀RAM011140H40Hf40H地址40寫(xiě)入AR0001FFHFFH40H數(shù)據(jù)FF寫(xiě)入RAM011142H42H42H地址42寫(xiě)入AR000155H55H42

16、H數(shù)據(jù)55寫(xiě)入RAM011144H44Hf44H地址44寫(xiě)入AR0001AAHAAHf44H數(shù)據(jù) AA寫(xiě)入 RAM011140H40Hf40H地址40寫(xiě)入AR100040HFFHf40H讀RAM內(nèi)容011142H42Hf42H地址42寫(xiě)入AR100042H55Hf42H讀RAM內(nèi)容011144H44Hf44H地址44寫(xiě)入AR100044HAAHf44H讀RAM內(nèi)容說(shuō)明：實(shí)驗(yàn)機(jī)中符號(hào)“ CE”；當(dāng)CE信號(hào)為“0”低電平時(shí)，表示存儲(chǔ)器6264的數(shù)據(jù)輸入為有效狀態(tài)。實(shí)驗(yàn)三、數(shù)據(jù)通路組成與故障分析實(shí)驗(yàn)一、實(shí)驗(yàn)?zāi)康氖煜び?jì)算機(jī)的數(shù)據(jù)通路掌握數(shù)據(jù)運(yùn)算及相關(guān)數(shù)據(jù)和結(jié)果的存儲(chǔ)的工作原理二、實(shí)驗(yàn)內(nèi)容：利用sw0-

17、sw7數(shù)據(jù)輸入開(kāi)關(guān)向DR1、DR2預(yù)置數(shù)據(jù)，做運(yùn)算后將結(jié)果存入RAM，并 實(shí)現(xiàn)任一單元的讀出。例如：將數(shù)據(jù)做如下操作44H+AAH=EEH結(jié)果放在 RAM 的AAH單元44H EEH=AAH結(jié)果放在 RAM 的ABH單元三、實(shí)驗(yàn)原理：1.實(shí)驗(yàn)電路 e廠B 口Z3r.j1侖 【ar一2.實(shí)驗(yàn)原理數(shù)據(jù)通路實(shí)驗(yàn)是將前面進(jìn)行過(guò)的運(yùn)算器實(shí)驗(yàn)?zāi)K和存貯器實(shí)驗(yàn)?zāi)K兩部分電路連在一起組成的。原理圖見(jiàn)圖7實(shí)驗(yàn)中，除 T4 ，T3 信號(hào)外，所有控制信號(hào)為電平控制信號(hào)，這些信號(hào)由邏輯開(kāi)關(guān) 來(lái)模擬，其信號(hào)的含義與前兩個(gè)實(shí)驗(yàn)相同。我們按圖 7 進(jìn)行實(shí)驗(yàn)。四、實(shí)驗(yàn)步驟（在完成一個(gè)實(shí)驗(yàn)后，應(yīng)將所有的信號(hào)狀態(tài)置成“ 1 ”高

18、電平狀態(tài)）實(shí)驗(yàn)前將 TJ，DP 開(kāi)關(guān)置 11 ，使時(shí)序發(fā)生器處于單拍狀態(tài)，按一次 P 時(shí)序信號(hào)輸出一拍信號(hào)，使實(shí)驗(yàn)為單步執(zhí)行。實(shí)驗(yàn)步驟見(jiàn)表 3 。表3數(shù)據(jù)通路實(shí)驗(yàn)過(guò)程表SW TBUSALU tBUSCEWELDARLDDR1LDDR2S3S2S1S0M/CNSW7 tSW0A7 A0D0 D7單次按鈕P注釋0111010XXXXX144HXXXX44H44H存入DR1011X001XXXXX1AAHXXXXAAHAAH存入DR2101X000111011XXHXXXXEEHDR1+DR2 = EEH（或運(yùn)算）101X001111011XXHXXXXEEHEEH存入DR2101X00001101

19、1XXHXXXXAAHDR1 DR2 = AAH（異或運(yùn)算）101X010011011XXHXXXXAAH tfAAH 存入 DR1; DR1 DR244H=44H011X100XXXXX1AAHAAHAAHf地址AAH存入AR1001000101011XXHAAHEEHfDR2內(nèi)容存入RAM0111100XXXXX1ABHABHABH地址ABH存入AR1001000111111XXHABHAAHDR1內(nèi)容存入RAM0111100XXXXX1AAHAAHAAH地址AAH存入AR1100010XXXXX1XXHAAHEEHf讀RAM內(nèi)容送DR10111100XXXXX1ABHABHABHf地址A

20、BH存入AR1100001XXXXX1XXHABHAAHf讀RAM內(nèi)容送DR20111100xxxzxX1ACHACHACHf地址ACH存入AR0101000XXXXX1FFHACHFFHf數(shù)據(jù)FFH存入RAM0111100XXXXX1ADHADHADHf地址ADH存入AR0101000XXXXX100HADH00H數(shù)據(jù)00H存入RAM表 3 中，列出了數(shù)據(jù)通路組成實(shí)驗(yàn)的一部分實(shí)驗(yàn)步驟，其它部分同表中的 實(shí)驗(yàn)步驟相同，只是實(shí)驗(yàn)的數(shù)據(jù)及存貯單元不同。表中帶 X 的內(nèi)容是隨機(jī)狀態(tài)， 它的電平不影響實(shí)驗(yàn)結(jié)果。表中帶“一”的地方表示需要按單次脈沖 P,無(wú)“一” 的地方則表示不需要按單次脈沖 P。注意：

21、 A7 A0 所接的地址顯示情況是按單次脈沖 P 后的狀態(tài), A7 A0 的 顯示才與表中相同,否則顯示的是上一個(gè)地址。實(shí)驗(yàn)四微程序控制器實(shí)驗(yàn)、實(shí)驗(yàn)?zāi)康氖煜の⒅噶罡袷降亩x。掌握微程序控制器的基本原理。、實(shí)驗(yàn)內(nèi)容:分別完成輸入指令、加法指令、存數(shù)指令、輸出指令、無(wú)條件轉(zhuǎn)移指令、強(qiáng) 迫RAM讀、強(qiáng)迫RAM寫(xiě)的微指令流程，并觀察微地址的變化三、實(shí)驗(yàn)原理：=R融甜徉川T? ； ? ? 上1圖4-4微程序控制器電路圖呻 Z7643.1實(shí)驗(yàn)電路圖咅6杏舌叢&5耳 1*4ALSmBSSRaBBB Si33533B3BB5GS33S&PESS Fft* J* ja fu74LS2軸la.E-u_ 0 03.

22、2實(shí)驗(yàn)原理一條指令由若干條微指令組成，而每一條微指令由若干個(gè)微指令及下一微地 址信號(hào)組成。不同的微指令由不同的微命令和下一微指令地址組成。它們存放在控制存貯器(2764 )中，因此，用不同的微指令地址讀出不同的微命令，輸出 不同的控制信號(hào)。微程序控制器的電路圖見(jiàn)圖4-4，UA4 - UAO為微地址寄存器?？刂拼尜A器由3片2764組成，從而微指令長(zhǎng)度為24位。微命令寄存器為20位，由2片8D觸發(fā)器74LS273和1片4D觸發(fā)器74LS175 組成。微地址寄存器5位，由3片正沿觸發(fā)的雙D觸發(fā)器74LS74組成，它們帶 有清零端和預(yù)置端。在不判別測(cè)試的情況下， T2時(shí)刻打入的微地址寄存器內(nèi)容 為下一

23、條指令地址。在需要判別測(cè)試的情況下，T2時(shí)刻給出判別信號(hào)P (1 )= 1及下一條微指 令地址01000。在T4上升沿到來(lái)時(shí)，根據(jù) P (1) IR7，IR6，IR5的狀態(tài)條件 對(duì)微地址01000進(jìn)行修改，然而按修改的微地址讀出下一條微指令，并在下一 個(gè)T2時(shí)刻將讀出的微指令打入到微指令寄存器和微地址寄存器。CLR (即P2)為清零信號(hào)。當(dāng)CLR為低電平時(shí)，微指令寄存器清零，微指 令信號(hào)均無(wú)效。微指令格式見(jiàn)下表：表4-4微指令格式表23222120191817161514131211S3S2S1S0M/CNLOADCEWELDROLDDR1LDDR2LDIR選擇運(yùn)算器運(yùn)算模式打入PCRAMRA

24、M寫(xiě)打入打入打入打入IR片選R0DR1DR2WEEP?C 竝caoooRDC11：0PC-iKPC J 1叫3 -U.UIPl+ I?C 如PC+ LfD01111.1110PChaRPC-ARQOQ01FC + lf 00611RAVI AFF OOlOtJRAMDES1f 06101RO f DPA1F OOl 10AUJ f FLODOO 01r 0011LFLAM ARWL】f 10110RD f RAM00001OiLOO01101109876543210LDPCLDARALUBUSPCBUSR0 BUSSW BUSP (1 )UA4UA3UA2UA1UA0PC+ 1打入AR運(yùn)算器結(jié)

25、果送總線PC內(nèi)容送總線R0內(nèi)容送總線開(kāi)關(guān)內(nèi) 容送總 線判別字下一微指令地址圖4-5微指令流程圖如圖4-5所示，微程序控制器在清零后，總是先給出微地址為00000的微指令（啟動(dòng)程序）。讀出微地址為00000的微指令時(shí)，便給出下一條微指令地址00001 。微指令地址 00001 及 00010 的兩條微指令是公用微指令。微指令地址00001的微指令執(zhí)行的是PC的內(nèi)容送地址寄存器AR及PC加1微指令。同時(shí) 給出下一條微指令地址 00010 。微指令地址 00010 的微指令在 T2 時(shí)序信號(hào)是， 執(zhí)行的是把 RAM 的指令送到指令寄存器，同時(shí)給出判別信號(hào)P（1 ）及下一條微指令地址01000，在T4

26、時(shí)序信號(hào)時(shí)，根據(jù)P （1） IR7, IR6 , IR5，修改微 地址 01000 ，產(chǎn)生下一條微指令地址，不同的指令（ IR7， IR6， IR5 也就不同） 產(chǎn)生不同的下一條微指令地址。在 IR7， IR6， IR5 為 000（即無(wú)指令輸入時(shí)） ， 仍執(zhí)行 01000 的微指令。從而可對(duì) RAM 進(jìn)行連續(xù)讀操作。當(dāng)執(zhí)行完一條指令的全部微指令， 即一個(gè)微程序的最后一條微指令時(shí)， 均給 出下一微指令地址 00001 ，接著執(zhí)行微指令地址 00001 ， 00010 的公共微指令， 讀下條指令的內(nèi)容， 再由微程序控制器判別產(chǎn)生下一條微指令地址， 以后的下一 條微指令地址全部由微指令給出， 直到

27、執(zhí)行完一條指令的若干條微指令， 給出下 一條微指令地址 00001 。實(shí)驗(yàn)時(shí) ，先把 J1 插座的短路塊向右短接 ，然后用開(kāi)關(guān) AN25 ， AN26 ， AN27 模擬指令的代碼（即IR7，IR6，IR5），不斷改變AN25，AN26，AN27狀態(tài)， 模擬不同的指令， 從而讀出不同的微指令。 微指令輸出狀態(tài)由各對(duì)應(yīng)的指示燈顯 示。實(shí)驗(yàn)用單步的方式，將啟動(dòng)程序 5 條指令，強(qiáng)迫 RAM 讀，強(qiáng)迫 RAM 寫(xiě) 的微指令逐條讀出。可用電平指示燈顯示每條微指令的微命令。從微地址 UA4 UA0 和判別標(biāo)志上可以觀察到微程序的縱向變化。四、實(shí)驗(yàn)步驟：在做微程序?qū)嶒?yàn)時(shí)應(yīng)將“ UPC OUT ”和“ UB

28、I N ”用 26 芯電纜連起來(lái)在進(jìn)行微程序控制器實(shí)驗(yàn)時(shí)兩種方式（系統(tǒng)方式和單板方式） 31 個(gè)開(kāi)關(guān)設(shè) 置如下：1、J1 跳線位置應(yīng)在 右側(cè)連接。2、實(shí)驗(yàn)在系統(tǒng)機(jī)上進(jìn)行時(shí)，應(yīng)將“ UP ”信號(hào)設(shè)置成低電平。3、 SWE:微程序控制器的微地址修改信號(hào)，微地址修改為10000 ,使機(jī)器 處于寫(xiě) RAM 狀態(tài)。4、 SRD:微程序控制器的微地址修改信號(hào)，微地址修改為01000 ,使機(jī)器 處于讀 RAM 狀態(tài)。（ 1 ）觀察時(shí)序信號(hào)將TJ, DP置00按單次脈沖按鈕P0,使時(shí)序信號(hào)輸出連續(xù)波形。（2）觀察微程序控制器工作原理將 TJ, DP 置 11 ,微程序控制器處于單步狀態(tài),按一次單步按鈕產(chǎn)生一拍

29、時(shí) 序信號(hào)T1，T2，T3，T4。將UP置0使微程序控制器輸出微地址。SWE，SRD 置 11 ，將 IR7 置 0，IR6 置 0，IR5 值 0，表示無(wú)指令輸入。實(shí)驗(yàn)步驟如下:1，按一次P2 （CLR清零按鈕），使UA4 UA0為00000。2，按一次 P0 執(zhí)行微指令地址為 00000 的啟動(dòng)程序，給出一條微指令地址UA4UA0 為 00001 。3，將IR7，IR6，IR5置為001，按一次P0，執(zhí)行微指令地址 00001的微 指令，同時(shí)給出下一條微指令地址 00010，以后再按P0，一直執(zhí)行到一條指令 的全部微指令結(jié)束給出下一條微指令地址 00001 ，輸入指令的微指令流程請(qǐng)參 閱附

30、錄 3，微指令的微命令輸出顯示應(yīng)同附錄 3 的微指令代碼對(duì)應(yīng)， 微地址的輸 出顯示也應(yīng)相同。4，在執(zhí)行至微地址 UA4 UAO顯示為00001時(shí)，置IR7, IR6 , IR5 = 010為加法指令的若干條微指令，直至執(zhí)行到微地址UA4UA0 顯示 00001 結(jié)束。5，重復(fù) 4 執(zhí)行 IR7， IR6， IR5 為 011 （存貯器存數(shù)指令）的指令。6，重復(fù) 4 執(zhí)行為執(zhí)行 IR7， IR6， IR5 為 1 00 （輸出指令）的指令。7，重復(fù) 4 執(zhí)行 IR7， IR6， IR5 為 101 （無(wú)條件轉(zhuǎn)移指令）的指令。8，在執(zhí)行到微地址 UA4UA0 顯示為 00001 時(shí)，或在開(kāi)機(jī)時(shí)，按

31、清零鍵P2 使 UA4 UA0 顯示為 00000 ,置 IR7 = 0, IR6 = 0, IR5 = 0 , SWE 置 1 , SRD 置 1，把 SWE 開(kāi)關(guān)從“1”“0”“1”，使微地址 UA4UA0 顯示 10000 ， 強(qiáng)迫處于 RAM 寫(xiě)，執(zhí)行微指令地址為 10000 ，10001 ，10010 的三條微指令， 電平指示燈顯示微指令的微命令及微地址。 執(zhí)行時(shí)為循環(huán)重復(fù)執(zhí)行微指令， 以便 不斷對(duì)RAM寫(xiě)入數(shù)據(jù)，直到有CLR清零信號(hào)作用時(shí)才停止。9，按清零鍵 P2 , 使 UA4 UA0 顯示為 00000，置 IR7 , IR6 , IR5 = 000 ,SWE= 1 , SWD

32、 = 1,把 SRD 開(kāi)關(guān)從 “ 1 ” “0” “ 1 ” ,使微地址 UA4 UA0 顯示 01000 強(qiáng)迫機(jī)器處于 RAM 讀 執(zhí)行微指令地址為 01000 01110 01111 的三條微指令 電平指示顯示微指令的微命令及微地址。 執(zhí)行時(shí)為循環(huán)重復(fù)執(zhí)行 微指令 不斷讀 RAM 內(nèi)容。（3）連續(xù)方式讀出微指令將時(shí)序發(fā)生器處于連續(xù)時(shí)序循環(huán)狀態(tài) 就可連續(xù)讀出微指令。將 TJ DP 置 00 按 P0 時(shí)序發(fā)生器連續(xù)輸出時(shí)序信號(hào)。此時(shí) 微程序控制器按某一序列的微 指令地址固定的重復(fù)地讀出微指令序列。實(shí)驗(yàn)五 模型機(jī) CPU 組成與指令周期實(shí)驗(yàn)一、實(shí)驗(yàn)?zāi)康?將運(yùn)算器模塊，存貯器模塊、微程序控制器模

33、塊組合在一起，聯(lián)成一臺(tái)簡(jiǎn)單 的計(jì)算機(jī)。用微程序控制器控制模型機(jī)的數(shù)據(jù)通路。二、實(shí)驗(yàn)內(nèi)容執(zhí)行由 5 條指令組成的簡(jiǎn)單程序，掌握指令與微指令的關(guān)系，建立計(jì)算機(jī)的 整機(jī)概念。三、實(shí)驗(yàn)原理前面幾個(gè)實(shí)驗(yàn)中， 控制信號(hào)是由實(shí)驗(yàn)者用邏輯開(kāi)關(guān)來(lái)模擬， 以完成對(duì)數(shù)據(jù)通 路的控制。而這次實(shí)驗(yàn)，數(shù)據(jù)通路的控制信號(hào)全部由微程序控制器自動(dòng)完成。CPU 從內(nèi)存取出一條機(jī)器指令到執(zhí)行指令的一個(gè)指令周期， 是由微指令組成 的序列來(lái)完成，取一條機(jī)器指令對(duì)應(yīng)一個(gè)微程序。 我們將 5 條機(jī)器指令及有關(guān)數(shù) 據(jù)寫(xiě)入 RAM 中，通過(guò) CPU 運(yùn)行 5 條機(jī)器指令組成的簡(jiǎn)單程序，掌握機(jī)器指令 與微指令的關(guān)系。四、實(shí)驗(yàn)步驟（一）實(shí)驗(yàn)設(shè)置實(shí)

34、驗(yàn)時(shí) ，（在完成一個(gè)實(shí)驗(yàn)后，應(yīng)將所有的信號(hào)狀態(tài)置成“ 1”高電平狀態(tài)） 將 J1 設(shè)置成左側(cè)連接。將 UP 信號(hào)置成低電平“ 0”。在做模型機(jī)實(shí)驗(yàn)時(shí)應(yīng) 將“ UPC-OUT ”和“ UBIN ”用26 芯電纜連接起來(lái)。1、對(duì) 31 個(gè)開(kāi)關(guān)設(shè)置應(yīng)按下面方式設(shè)置：?jiǎn)伟宸绞轿恢茫海ㄩ_(kāi)關(guān)位置處于單板方式的位置有如下幾個(gè)： ）S3、S2、S1、S0、M 、/CN 、LDAR、CE、WE、LDDR1 、LDDR2 、SW-BUS 、ALU-BUS 、LDPC、LOAD 、 、PC-BUS 、R0-BUS 、LDIR、LDR0、LDR1、LDR2、 、IR7、IR6、IR5、R1-BUS、R2-BUS 、P

35、(1)； 系統(tǒng)方式位置：(開(kāi)關(guān)位置處于系統(tǒng)方式的位置有如下幾個(gè)： )、 、UP、KSW7 、KSW6 、KSW5 、KSW4 、KSW3 、KSW2 、KSW1 、KSW0 、 、 DP 、TJ、 、SWE、 SRD；1、J1 跳線位置應(yīng)在 左側(cè)連接。2、實(shí)驗(yàn)在系統(tǒng)機(jī)上進(jìn)行時(shí)，應(yīng)將“ UP”信號(hào)設(shè)置成低電平。通過(guò)邏輯開(kāi)關(guān)AN30 (即SWE)將SWE從“ 1 ” “ 0 ” “ 1 ”，使微程序控制器的微指令地址為 10000 ，強(qiáng)迫機(jī)器處于 RAM 寫(xiě)，重復(fù)執(zhí)行微指令地址為 10000 ， 10001 ， 10100 微指令，把所寫(xiě)的程序?qū)懭?RAM 。再通過(guò)邏輯開(kāi)關(guān) AN31 (即SRD)

36、，將SRD從“ 1 ” “ 0 ” “ 1”，使微程序控制器的指令地址為 01000 , 強(qiáng)迫機(jī)器處于 RAM 讀，執(zhí)行微指令地址 01000 ，01110 ，01111 的微指令。 讀 出所寫(xiě)的程序，以校對(duì)寫(xiě)入的程序和數(shù)據(jù)是否正確，然后再運(yùn)行程序。(二) 指令系統(tǒng)：(1) IN A , DATA。指令碼 20 , A 指 R0, DATA 指 SW7 SW0 上的數(shù)據(jù) 輸入到 R0 寄存器。是輸入指令。(2) ADD A ，(ADD )。指令碼 40 ADD ， A 指 R0， ADD 為存貯器地址。將R0寄存器的內(nèi)容與內(nèi)存中以 ADD為地址單元內(nèi)數(shù)相加，結(jié)果送R0,是加法 指令。(3) S

37、TA (ADD ), A。指令碼60 ADD , A指R0, ADD為存貯器地址。將R0寄存器的內(nèi)容存到以ADD為地址的內(nèi)存單元中。（4）OUT BUS，（ADD ）。指令碼 80（ADD），BUS 為數(shù)據(jù)總線，ADD 為存貯器地址。將內(nèi)存中以 ADD為地址的數(shù)據(jù)讀到總線上。（5）JMP ADD。指令碼A0 ADD。ADD指存貯器地址。程序無(wú)條件地轉(zhuǎn) 移到ADD所指定的內(nèi)存單元地址。（6）WE存貯器寫(xiě)命令。（7）RD存貯器讀命令。（三）存貯器寫(xiě)操作（1 ）所寫(xiě)程序INR0，DATA（輸入指令）ADDR0，（ ADD）（加法指令）STA（ADD），R0（存貯器存數(shù)指令）OUTBUS，（ADD）（

38、輸出指令）JMPADD（無(wú)條件轉(zhuǎn)換指令）（2）起始地址從00開(kāi)始地址指令碼注釋0020add J 090140 addadd J 0B0360 addadd J 0A0580 addadd J 0007A0 add09550AAA（3 ）操作過(guò)程AN26 , AN23 , AN24 , AN30 , AN31 設(shè)置為 01111，即 UP = 0。DP, TJ= 11 為單步狀態(tài)，SWE= 1 , SRD= 1。SW7 SW0 設(shè)置 00000000。按清零鍵P2 , AN30從“1 ”一“ 0 ” “1 ”即，這時(shí)，UA4 UA0顯示為 10000，然后按表5進(jìn)行存貯操作。存貯器寫(xiě)是在單步狀

39、態(tài)下進(jìn)行，其控制信號(hào)全部由微程序控制器提供，因此只需操作SW7 SW0 （置數(shù)據(jù)）及按P0 （單步操作）。以上為存貯器寫(xiě)入全過(guò)程，起始地址是 00H。如果從30H開(kāi)始，只要在開(kāi)始用SWE開(kāi)關(guān)置UA4為“ 1 ”，UA4 UA0顯示為10000，SW7 SW0開(kāi)關(guān) 置30H，寫(xiě)過(guò)程相同。不同之處在于顯示地址為 30 3AH，總線顯示為30 3AH。寫(xiě)過(guò)程結(jié)束后，按清零鍵 P2。（四）存貯器讀操作（在完成一個(gè)實(shí)驗(yàn)后，應(yīng)將所有的信號(hào)狀態(tài)置成“1 ”高電平狀態(tài)）狀態(tài)設(shè)置為 01111，即 UP= 0，DP TJ= 11，SWE= 1，SRD= 1，為單步操作。SRD 從 “1 ” “ 0” “1 ”即

40、，此時(shí)，UA4 UA0 顯示為 01000。存貯器讀操作是在單步狀態(tài)下進(jìn)行。同樣只需按表6操作SW0 SW7及按P0（單步操作）表5存貯器操作過(guò)程及顯示結(jié)果表P0SW7SWOA7 A0D7 D0UA4UA0PC7PC000H10000T00H1000100HT20H00H01H1001001HT00H20H1000101HT40H01H02H1001002HT01H40H1000102HT09H02H03H1001003HT02H09H1000103HT60H03H04H1001004HT03H60H1000104HT0BH04H05H1001005HT04H0BH1000105HT80H05

41、H06H1001006HT05H80H1000106HT0AH06H07H1001007HT06H0AH1000107HTAOH07H08H1001008HT07HA0H1000108HT00H08H09H1001009HT08H00H1000109HT55H09H0AH100100AHT09H55H100010AHTAAH0AH0BH100100BH0AHAAH100010BH表6存貯器讀操作過(guò)程及顯示結(jié)果表P0SW7SW0A7 A0D7 D0UA4UA0PC7PC000H0100000H0111000HT00H01H0111101HT00H20H0111001HT01H02H0111102

42、HT01H40H0111002H02H03H0111103H02H09H0111003H03H04H0111104H03H60H0111004H04H05H0111105H04H0BH0111005H05H06H0111106H05H80H0111006H06H07H0111107H06H0AH0111007H07H08H0111108H07HA0H0111008H08H09H0111109H08H00H0111009H09H0AH011110AH09H55H011100AH0AH0BH011110BH0AHAAH011100BH0BH0CH011110CH0BHXXH011100CH0CH0

43、DH011110DHXX處顯示指在XX處，程序未讀出時(shí)是隨機(jī)數(shù)，當(dāng)執(zhí)行后讀方法讀出時(shí),SW7 SWO +( 09H )即 8A + 55 = DFH。如果程序?qū)懺?0H單元內(nèi)，只需在開(kāi)始時(shí)將SW7 SWO開(kāi)關(guān)置30H , A7 A0顯示則從30H開(kāi)始，其它不變。(五) 執(zhí)行過(guò)程執(zhí)行過(guò)程可以用單步或連續(xù)執(zhí)行。當(dāng)單步執(zhí)行時(shí)，狀態(tài)設(shè)置為 01111，即 UP = 0，DP，TJ= 11，SWE= 1，SRD = 1，按清零鍵P2。然后按表7進(jìn)行操 作，操作只需對(duì)SW0 SW7及P0操作，此時(shí)J1插座短路塊接向左方。表7執(zhí)行過(guò)程操作及顯示結(jié)果表P0SW7SW0A7 A0D7 D0UA4UA0PC7PC

44、0000000000H0000100HT00H01H0001001HTData(8A)00H20H0100101HT00H8AH0000101HT01H02H0001002HT01H40H0101002HT02H03H0001103HT09H55H0010003HT09H55H0010103HT09H8AH0011003H09HDFH0000103H03H04H0001004H03H60H0101104H04H05H0011105H0BHXXH1011005H0BHDFH0000105H05H06H0001006H05H80H0110006H06H07H1001107H0AHAAH101000

45、7H0AHAAH0000107H07H08H0001008H07HA0H0110108H08H09H1010109H08H00H0000109H（六）運(yùn)行情況：（1）先執(zhí)行IN R0 , DATA輸入指令將開(kāi)關(guān)8A送入R0寄存器。（2）執(zhí)行ADD RO，（ ADD ）加法指令將存貯器地址09中的內(nèi)容（55）同R0中的數(shù)據(jù)（8A）相加，結(jié)果為DF 送R0寄存器。（3）執(zhí)行 STA（ ADD ），R0 指令將 R0 的內(nèi)容 DFH 送以 ADD 為地址的內(nèi)存， ADD 為 0B ，DF 送 R0 存儲(chǔ)器 0B 中。（4）執(zhí)行 OUT BUS ，（ADD ）指令將 ADD 為地址的內(nèi)容送總線， AD

46、D 為 0A 中存 AA ， AA 送總線。（5）執(zhí)行 JMP ADD 指令無(wú)條件轉(zhuǎn)換到以 ADD 為地址的內(nèi)存中執(zhí)行指令。轉(zhuǎn)移到 00 地址。再執(zhí)行 IN R0 ，DATA 輸入指令。擴(kuò)展實(shí)驗(yàn)該篇章是設(shè)計(jì)性實(shí)驗(yàn)共有兩個(gè)實(shí)驗(yàn)組成，分別為:實(shí)驗(yàn)六時(shí)序與啟停實(shí)驗(yàn)實(shí)驗(yàn)七基本模型機(jī)設(shè)計(jì)與實(shí)現(xiàn)實(shí)驗(yàn)八帶移位運(yùn)算的模型機(jī)設(shè)計(jì)與實(shí)現(xiàn)實(shí)驗(yàn)九復(fù)雜模型機(jī)的設(shè)計(jì)與實(shí)現(xiàn)實(shí)驗(yàn)六時(shí)序與啟停實(shí)驗(yàn)一、實(shí)驗(yàn)?zāi)康? 掌握時(shí)序電路的原理2 熟悉啟停電路的原理二、實(shí)驗(yàn)要求通過(guò)時(shí)序電路的啟動(dòng)了解以單步、連續(xù)方式運(yùn)行時(shí)序電路的過(guò)程，觀察T1、T2、T3、T4各點(diǎn)的時(shí)序波形。三、實(shí)驗(yàn)原理實(shí)驗(yàn)所用的時(shí)序與啟停電路原理如圖所示，圖4-6時(shí)序發(fā)生器及啟停電路其中時(shí)序電路由1/2片74LS74、1片74LS175及6個(gè)二輸入與門(mén)、2個(gè)二 輸入與非門(mén)和3個(gè)反向器構(gòu)成?？僧a(chǎn)生4個(gè)等間隔的時(shí)序信號(hào)T1、T2、T3、T4， 其中MF為時(shí)鐘輸入端，時(shí)鐘頻率可從FO、F1、F2、F3中選擇一個(gè)，由位于實(shí) 驗(yàn)裝置左下方的方波信號(hào)源提供。學(xué)生可根據(jù)實(shí)驗(yàn)自行選擇方波信號(hào)的頻率。為了便于控制程序的運(yùn)行，時(shí)序電路發(fā)生器也設(shè)置了一個(gè)啟?？刂朴|發(fā)器CR,使T1- T4信號(hào)輸出可控。上圖中啟停電路由 1/2片74LS74、74LS00及 1